國立臺北大學電機工程學系

Department of Electrical Engineering

National Taipei University

碩士論文

Master Thesis

# 四相位壓控振盪器設計與
# 具延遲電路調整之 5GHz 鎖相迴路

# Quadrature-VCO Design and 5GHz Phase-Locked Loop with Controlled Delay Line

研究生：王維碩

Student : WEI-SHUO WANG

指 導 教 授： 林嘉洽 博士

Advisor：JIA-CHUAN LIN Ph.D.

中華民國 111 年 7 月

July, 2022

# 國立臺北大學碩（博）士學位論文

# 考試委員會審定書

四相位壓控振盪器設計與具延遲電路調整之 5GHz 鎖相迴路

Quadrature-VCO Design and 5GHz Phase Locked Loop
with Controlled Delay Line

本論文係 王維碩 於國立臺北大學電機工程學系(所、學位學程)完成之碩(博)士學位論文，於中華民國 111 年 07 月 20 日承下列考試委員審查通過及口試合格，特此證明

論文考試委員簽名：

(受疫情影響，論文口試採視訊方式，得由各委員分別簽章)

委員(召集人) 郭秀芳

委員(指導教授) 林嘉洽

委員 余席毅

委員 _____

委員 _____

系（所）主任簽名：

# 誌 謝

尤然記得美國的一首小詩，作者佚名，內容大致是說，在你身邊的人可能現在看起來是領先了你的人生，而在同時，有些人可能看似也落後了你的人生。有些人可能很早就達成世俗所謂的成就，但人生卻不到半百就過完撒手人寰的精彩一生，有些人可能很晚才爬到人們定義的成功，卻到耄耋之年還是對於事物充滿好奇心，不斷對社會提出貢獻。每個人都擁有在自己的時區裡用自己的速度奔跑的權利，不用去羨慕或是模仿他人，他們在屬於他們的時區，你在你自己快樂的時區，人生需要對的時機點，每個人在人生這場體驗裡，皆有著不一樣的問題需要去對自己回答。既然世界不能輕鬆的被改變，那就放輕鬆就好，就像假設你在加州與高雄，還是擁有著一樣的時間，人生沒有落後，也沒有領先，沒有正確與錯誤，每個人要生活在自己的時區裡的能力，時間不會太早，不會太晚，一切都準時，就是因為人生可以由任何人自己定義，也才有繼續生活著的意義，生而為人，不為人活，希望閱讀本論文的人，如果覺得自己很努力了，卻始終看不到你的優點，或許可以擁抱一下自己，用上面這個想法繼續走下去。

盛夏之氣，暑意難消，驀然回首，驚覺已過了兩輪生肖，今年是來到世界的第二十四個夏日，不長不短，若說是體驗名為宇宙的遊戲，那倒是累積許多特別的經驗值，卻始終還沒能參透所謂人生遊戲，並於道理中理解道理，當然最感恩終究是我的家人，在我小時候總是跟不上別人，尤其是數學一直學不好的階段，被這些感覺不斷侵蝕而氣餒的時候，並沒有打壓我，而是與我一起討論要如何解決問題，還記得每次終於及格都好開心，可以吃到霜淇淋了，好像是一種努力很久才有的一點的結果。再來，要感謝我在研究所的學長建國、智偉，對於我的徬徨提出建議，也感謝我的同學映言在我處理學校事務忙碌不已時期給予幫助，總是給予我鼓勵，希望能一直記得二倍速的前進方法保持活力，雖然畢業之後總有一天我或我們會逐漸忘記這段時間的一切，但遇見你們讓我成長許多，謝謝。感謝林嘉洚老師的教導與協助，以及余帝毅老師、郭岳芳老師，於百忙之中抽空來參加我們學生的論文口試，十分感謝教授們給予我於論文上的許多建議與專業指教。

王維碩 2022.07 筆於 三峽鳶山 與 高雄小港

# 國立臺北大學電機工程學系 110 學年度第 2 學期碩士學位論文提要

論文題目：四相位壓控振盪器設計與具延遲電路調整之 5GHz 鎖相迴路

論文頁數：99

系　組　別：電機工程學系晶片設計組　　學號：710982105

研　究　生：王維碩　　指導教授：林嘉洋

論文提要內容：


行動通訊技術中的收發機架構，是在整體行動通訊系統中所不可或缺的一環，為了使其中之振盪器具備更大頻寬及更佳的抗雜訊能力，故使用鎖相迴路系統的技術來實行，系統中使用的電路有相位頻率偵測器、充電幫浦、低通濾波器、壓控振盪器和除頻器，配合多輸入多輸出的大規模巨量天線(MIMO)技術，故對於晶片內部需要的控制因素增加，於此論文中嘗試在除頻器輸出至相位頻率偵測器之間加入具延遲功能之可變電容電路(Varactor Delay Element)來增加系統可調性，且於 PCB 版上放置兩塊晶片嘗試組合成多輸出多控制的調整目的。

本論文共有兩顆各為獨立的晶片，鎖相迴路電路部分的壓控振盪器為兩相位輸出，分別為量測時工作電壓操作在 1.8V，整體晶片面積為 0.984mm$^2$，單顆晶片之消耗功率為 17.1mW，輸出頻率範圍於 5.3GHz~5.9GHz，當系統鎖定在 5.36GHz 下，VCO 之相位雜訊為 -111dBc/Hz @1MHz，四相位壓控振盪器原先預計整合於鎖相迴路，因晶片面積限制，因此進行獨立佈局，其工作電壓操作在 2.4V，整體晶片面積為 0.85mm$^2$，消耗功率為 54mW，輸出頻率範圍區間為 5.01GHz~5.55GHz，相位雜訊 -90.95dBc/Hz @1MHz。



關鍵字：壓控振盪器、鎖相迴路、延遲電路

# ABSTRACT

QUADRATURE-VCO DESIGN AND 5GHZ PHASE-LOCKED LOOP WITH CONTROLLED DELAY LINE

by

WEI-SHUO, WANG

July 2022

ADVISOR(S): Dr. JIA-CHUAN LIN

DEPARTMENT: DEPARTMENT OF ELECTRICAL ENGINEERING

DEGREE: MASTER OF SCIENCE

The transceiver structure is an indispensable part of the overall mobile communication system. In order to make the oscillator have a larger bandwidth and low noise, the technology of the phase-locked loop system is used. The system includes a phase frequency detector, charging pump, low-pass filter, voltage-controlled oscillator, and frequency divider. Therefore, the control factors required inside the chip increase because the use of multiple-input multiple-output massive antenna technology is gradually common today. In this paper, the idea is add a varactor delay element between the frequency divider output and the phase frequency detector to increase the system adjustability, and two chips are placed on the PCB board to try to combine for the purpose of adjusting multiple outputs and multiple controls.

There are two independent chips in this paper. The voltage-controlled oscillator in the phase-locked loop circuit part is two-phase output. The operating voltage is 1.8V during measurement, and the overall chip area is 0.984mm$^2$. The power consumption of a single chip is 17.1mW, and the output frequency range is 5.3GHz~5.9GHz. When the system is locked at 5.36GHz, the phase noise of the VCO is -111dBc/Hz @1MHz. The quadrature-VCO was originally expected to be integrated into the phase-locked loop. Due to the limitation of the chip area, the independent layout is carried out. The operating voltage is operated at 2.4V, the overall chip area is 0.85mm$^2$, the power consumption is 54mW, the output frequency range is 5.01GHz~5.55GHz, and the phase noise is -90.95dBc/Hz @ 1MHz.

Key-word(s)：VCO、PLL、Delay Element

# 目　錄

**中文論文提要** ..... **I**

**ABSTRACT** ..... **II**

**目　錄** ..... **III**

**圖目錄** ..... **V**

**表目錄** ..... **X**

**第一章 緒論** ..... **1**

1.1 研究想法與啟發 ..... 1

1.2 論文章節及架構 ..... 5

**第二章 應用於 5G 系統及未來通訊技術** ..... **6**

2.1 MIMO 與波束賦形技術 ..... 7

2.1.1 多重傳輸路徑之天線系統 ..... 7

2.1.2 波束賦形技術 ..... 8

2.2 MIMO 系統的場景運用 ..... 9

2.3 5G NEW RADIO 波段頻譜 ..... 11

2.4 行動通訊技術之指標與未來 ..... 14

2.4.1 5G 系統的三大指標 ..... 14

2.4.2 未來挑戰與技術 ..... 16

**第三章 延遲鎖相迴路電路設計及原理** ..... **17**

3.1 鎖相迴路的架構與應用 ..... 18

3.1.1 鎖相迴路的傳輸特性 ..... 19

3.1.2 鎖相迴路的應用 ..... 33

3.2 相位頻率偵測器(PHASE FREQUENCY DETECTOR) ..... 36

3.3 充電幫浦(CHARGE PUMP) ..... 40

3.4 迴路濾波器(LOOP FILTER) ..... 45

3.4.1 一階低通濾波器 ..... 45

3.4.2 二階低通濾波器 ..... 46

3.5 壓控振盪器(VOLTAGE CONTROLLED OSCILLATOR) ..... 49
3.5.1 環形振盪器(Ring Oscillator) ..... 49
3.5.2 L-C 調諧壓控振盪器(LC-Tank VCO) ..... 51
3.5.3 正交輸出壓控振盪器(Quadrature-VCO) ..... 53
3.5.4 VCO 電路架構 ..... 53
3.5.5 QVCO 電路架構 ..... 56
3.5.6 相位雜訊(Phase Noise) ..... 60
3.6 除頻器(FREQUENCY DIVIDER) ..... 61
3.6.1 前置除頻器(Prescaler) ..... 61
3.6.2 真單向時脈式除頻器(True Single Phase Clock Divider) ..... 64
3.7 可變電容延遲元件(VARACTOR DELAY ELEMENT) ..... 66
**第四章 電路模擬與量測 ..... 68**
4.1 鎖相迴路電路模擬結果 ..... 68
4.2 鎖相迴路電路量測結果 ..... 73
4.2.1 鎖相迴路佈局設計 ..... 73
4.2.2 鎖相迴路量測結果 ..... 76
4.3 四相位壓控振盪器模擬結果 ..... 81
4.4 四相位壓控振盪器量測結果 ..... 85
4.4.1 四相位壓控振盪器佈局設計 ..... 85
4.4.2 四相位壓控振盪器量測結果 ..... 87
**第五章 研究結論與建議 ..... 92**
**參考文獻 ..... 95**
**著作權聲明 ..... 99**

NTPU

# 圖目錄

圖 1-1 3GPP 組織製圖提供的標準制訂時間表[1] ..... 2
圖 1-2 天線陣列和使用者之間的多路徑環境 ..... 2
圖 1-3 超外插接收機架構圖 ..... 4
圖 1-4 直接降頻接收架構圖 ..... 5
圖 2-1 MIMO 陣列天線與巨量多天線結構體 ..... 6
圖 2-2 四種不同的天線收發方式 ..... 7
圖 2-3 MIMO 陣列天線與天線波束賦形結構 ..... 8
圖 2-4 波束賦形天線與裝置配對的 MIMO 系統 ..... 9
圖 2-5 波束賦形天線與裝置移動後自動配對的 MIMO 系統 ..... 9
圖 2-6 結合傳統天線的大規模 MIMO 系統 ..... 10
圖 2-7 電磁波的波長及頻率概略圖 ..... 11
圖 2-8 國際電信聯盟定義之 5G 指標[18] ..... 14
圖 2-9 國際電信聯盟未來之發展整體目標 ..... 14
圖 3-1 具延遲電路調整之鎖相迴路系統架構圖 ..... 17
圖 3-2 現行主流鎖相迴路基本架構 ..... 18
圖 3-3 較原始的鎖相迴路架構 ..... 19
圖 3-4 (a)頻率輸出曲線；(b)頻率與控制電壓模型；(c)頻率與相位關係方塊圖 ..... 20
圖 3-5 (a)角頻率示意圖；(b)相位於時間軸上的變化關係 ..... 20
圖 3-6 除頻器相位關係方塊圖 ..... 23
圖 3-7 (a)PFD 輸出電壓與相位差；(b)輸出入訊號波型；(c)PFD 模型 ..... 23
圖 3-8 低通濾波器類型 (a)RC 型；(b)RRC 型；(c)PI 型 ..... 24
圖 3-9 低通濾波器波型圖 (a)訊號輸入與輸出；(b)脈波連續輸入 ..... 24
圖 3-10 濾波器特性概略圖 ..... 25
圖 3-11 鎖相迴路全系統模型 ..... 26
圖 3-12 回授系統模型 ..... 27
圖 3-13 波德圖上之邊限增益與相位邊限 ..... 28
圖 3-14 鎖相迴路組成的回授系統架構圖 ..... 29
圖 3-15 RC 型濾波器增益相位分析圖 ..... 30

圖 3-16 RRC 型濾波器增益相位分析圖 ..... 31
圖 3-17 PI 型濾波器增益相位分析圖 ..... 31
圖 3-18 彈簧振動與阻尼示意圖 ..... 32
圖 3-19 電腦簡單架構圖 ..... 33
圖 3-20 軟體無線電運作概念圖 ..... 34
圖 3-21 使用軟體無線電發射端實驗概略圖 ..... 35
圖 3-22 使用軟體無線電接收端實驗概略圖 ..... 35
圖 3-23 格雷碼調變星座圖 ..... 35
圖 3-24 此篇論文的相位頻率偵測器電路圖 ..... 36
圖 3-25 相位頻率偵測器佈局圖 ..... 36
圖 3-26 (a)相位差與輸出關係圖；(b)偵測盲點區域圖 ..... 37
圖 3-27 (a)$F_{ref}$ 領先 $F_{fd}$ 0.05nsec 之模擬；(b)$F_{ref}$ 領先 $F_{fd}$ 0.01nsec 之模擬 ..... 37
圖 3-28 相位偵測器 $F_{ref}$ 相位領先於 $F_{fd}$ 電路模擬輸出圖 ..... 38
圖 3-29 相位偵測器 $F_{ref}$ 相位落後於 $F_{fd}$ 電路模擬輸出圖 ..... 38
圖 3-30 相位偵測器 $F_{ref}$ 相位與 $F_{fd}$ 相等時電路模擬輸出圖 ..... 39
圖 3-31 PFD 與 CP 模型 ..... 40
圖 3-32 此篇論文的充電幫浦電路圖[27] ..... 41
圖 3-33 相位頻率偵測器與充電幫浦佈局圖 ..... 41
圖 3-34 通道長度調變示意圖 ..... 42
圖 3-35 充電幫補 I-V 充放電電流特性曲線圖 ..... 42
圖 3-36 充電幫補於相位偵測器 $F_{ref}$ 相位領先於 $F_{fd}$ 電路模擬輸出圖 ..... 43
圖 3-37 充電幫補於相位偵測器 $F_{ref}$ 相位落後於 $F_{fd}$ 電路模擬輸出圖 ..... 43
圖 3-38 使用 CP 之鎖相迴路系統模型 ..... 44
圖 3-39 被動式架構之一階迴路濾波器 ..... 45
圖 3-40 使用一階 LPF 鎖相迴路系統模型 ..... 46
圖 3-41 被動式架構之二階迴路濾波器 ..... 46
圖 3-42 迴路濾波器於鎖相迴路系統中之作用 ..... 48
圖 3-43 單端輸出環形振盪器[29] ..... 49
圖 3-44 輸出差動態環形振盪器 ..... 50
圖 3-45 L-C 電路 (a)理想狀況；(b)實際情形 ..... 51

圖 3-46 L-C 結構振盪器 (a)振盪器電路圖；(b)電晶體模型 ..... 51
圖 3-47 LC-Tank VCO 架構圖 ..... 52
圖 3-48 LC-Tank QVCO 架構圖 ..... 53
圖 3-49 此篇論文的 LC-Tank VCO 電路圖 ..... 53
圖 3-50 LC-Tank VCO 佈局圖 ..... 54
圖 3-51 LC-Tank VCO Buffer (a)電路圖；(b)佈局圖 ..... 54
圖 3-52 壓控振盪器 (a)起振時間圖；(b)控制電壓對頻率的影響 ..... 55
圖 3-53 壓控振盪器 (a)輸出振幅圖；(b)輸出頻譜圖 ..... 55
圖 3-54 此篇論文的 LC-Tank QVCO 電路圖[30] ..... 56
圖 3-55 此篇論文的 LC-Tank QVCO 電容陣列電路圖 ..... 56
圖 3-56 LC-Tank QVCO 核心佈局圖 ..... 57
圖 3-57 LC-Tank QVCO 之 MOS 部分佈局圖 ..... 57
圖 3-58 QVCO 四相位輸出 ..... 58
圖 3-59 QVCO 四相位輸出頻譜 ..... 58
圖 3-60 QVCO 相位雜訊 ..... 59
圖 3-61 QVCO 電壓調變曲線 ..... 59
圖 3-62 VCO 相位雜訊分析 (a)理想 VCO 輸出訊號頻譜；(b)VCO 輸出訊號頻譜 ..... 60
圖 3-63 前置除頻器之簡圖 ..... 61
圖 3-64 Latch 1 與 Latch 2 電路圖 ..... 61
圖 3-65 偏壓電流電路圖 ..... 61
圖 3-66 前置除頻器 (a)輸入輸出訊號振幅圖；(b)輸入輸出訊號頻譜圖 ..... 62
圖 3-67 前置除頻器之佈局圖 ..... 63
圖 3-68 本論文除頻器數目 ..... 64
圖 3-69 本論文使用的 TSPC 除頻器 ..... 64
圖 3-70 單級除 2 之 TSPC 除頻器佈局圖 ..... 64
圖 3-71 五級 TSPC 除頻器 ..... 65
圖 3-72 可變電容延遲元件電路圖[34] ..... 66
圖 3-73 可變電容延遲元件佈局圖 ..... 66
圖 3-74 可變電容 (a)電容與延遲曲線；(b)控制電壓與時間關係圖 ..... 67
圖 4-1 鎖相迴路調整延遲元件之鎖定模擬圖 ..... 68

圖 4-2 延遲元件電壓改變對回授訊號影響模擬圖 ..... 68
圖 4-3 VCO 差動訊號輸出振幅圖 ..... 69
圖 4-4 VCO 差動訊號輸出頻譜圖 ..... 69
圖 4-5 鎖相迴路調整延遲元件之鎖定佈局後模擬圖 ..... 70
圖 4-6 延遲元件電壓改變對回授訊號影響佈局後模擬圖 ..... 70
圖 4-7 差動訊號輸出佈局後模擬振幅圖 ..... 71
圖 4-8 VCO 差動訊號輸出佈局後模擬頻譜圖 ..... 71
圖 4-9 使用 HSPICE 軟體進行佈局後模擬振幅圖 ..... 72
圖 4-10 鎖相迴路晶片之全電路佈局圖 ..... 73
圖 4-11 全電路晶片 I/O 端腳位編號 ..... 74
圖 4-12 製作完成之全電路 PCB ..... 75
圖 4-13 晶片腳位與 PCB 元件位置對應圖 ..... 75
圖 4-14 On PCB 量測電源示意圖 ..... 76
圖 4-15 On PCB 量測訊號 I/O 端示意圖 ..... 77
圖 4-16 PLL1 輸出頻譜圖 ..... 78
圖 4-17 PLL2 輸出頻譜圖 ..... 78
圖 4-18 $F_{ref}$ 與 $F_{fd}$ 訊號輸出波型 ..... 79
圖 4-19 PLL 之 VCO Phase Noise 分析圖 ..... 79
圖 4-20 QVCO 差動訊號輸出振幅模擬圖 ..... 81
圖 4-21 QVCO 差動訊號輸出頻譜模擬圖 ..... 81
圖 4-22 QVCO 可調變頻率範圍模擬圖 ..... 82
圖 4-23 QVCO 相位雜訊模擬圖 ..... 82
圖 4-24 QVCO 差動訊號輸出振幅佈局後模擬圖 ..... 83
圖 4-25 QVCO 差動訊號輸出頻譜佈局後模擬圖 ..... 83
圖 4-26 QVCO 可調變頻率範圍佈局後模擬圖 ..... 84
圖 4-27 QVCO 相位雜訊佈局後模擬圖 ..... 84
圖 4-28 QVCO 晶片之全電路佈局圖 ..... 85
圖 4-29 QVCO 晶片 I/O 腳位編號 ..... 86
圖 4-30 On Wafer 量測 QVCO I/O 示意圖 ..... 87
圖 4-31 QVCO 輸出頻譜圖 ..... 88

圖 4-32 QVCO Phase Noise 分析圖 ..... 88
圖 4-33 QVCO 頻率調整範圍量測結果 ..... 89
圖 4-34 QVCO 隨控制電壓 $V_{ctrl}$ 變化之輸出功率 ..... 89
圖 4-35 QVCO 四相位輸出圖 ..... 90

NTPU

# 表目錄

表 2-1 國際電信聯盟波段頻譜表[13].....11
表 2-2 IEEE 521-2002 標準頻譜表[14]..... 12
表 2-3 3GPP Release 16 新增之 5G NR FR1 頻段[15][16]..... 12
表 2-4 3GPP 5G NR FR2 頻段[15][16] ..... 13
表 4-1 晶片 I/O 端腳位規劃表 ..... 74
表 4-2 On PCB 量測電源表 ..... 76
表 4-3 鎖相迴路電路之文獻比較表 ..... 80
表 4-4 QVCO 晶片 I/O 腳位規劃表..... 86
表 4-5 四相位壓控振盪器電路之文獻比較表 ..... 91

NTPU

# 第一章 緒論

## 1.1 研究想法與啟發

對於無線通訊的起源，主要源於 19 世紀麥可·法拉第(Michael Faraday)發表電磁感應的原理、詹姆士·克拉克·馬克士威(James Clerk Maxwell)將光、電、磁歸類為電磁場現象的馬克士威方程組(Maxwell's equations)，在這些基礎下海因里希·魯道夫·赫茲(Heinrich Rudolf Hertz)於 1887 年通過實驗，證明電信號可以像是馬克士威和法拉第預言的可以穿越大氣，這也就是發明無線電的基礎。驗證實際遠距無線通訊技術的是古列爾莫·喬瓦尼·馬里亞·馬可尼(Guglielmo Giovanni Maria Marconi)，他的團隊在 1901 年 12 月進行大型實驗，於北大西洋上紐芬蘭島接收到從英國發送出第一個橫越大西洋的無線電信號，正式驗證了無線通訊在海上輪船之間傳輸的可行性。

行動通訊的全球大範圍應用，主要為哈里·奈奎斯特(Harry Nyquist)、克勞德·艾爾伍德·夏農(Claude Elwood Shannon)提出的取樣定理為基礎，打開了數位化的通訊的一道大門，個人行動通訊的最終實現目的，是想要達成任何人在任何時間任何地點，與任何人進行任何種類的資訊交換，想要達成這點，除了通訊上必要的基地台基站架設，近年來，更是有伊隆·馬斯克(Elon Reeve Musk)的太空探索技術公司(SpaceX)發展了佈局全球的星鏈計畫(Starlink)，利用低軌道衛星群(LEO Satellite)，供給覆蓋全球範圍的網路服務，屆時 12000 顆衛星，與其他公司類似計畫的服務，將會帶給世界真正達成行動通訊在地球範圍內的最終實現目的。

想要實現全球範圍的通訊服務，除了技術之外，還需要全球化的組織一起制定一套通訊準則，不但不能讓不同國家的通訊協議發生衝突外，對於 5G 又或是未來的通訊長期程演進技術的規範進行制定，都必須要有一套可以互相溝通的管道，以目前最主流的組織第三代合作夥伴計劃機構(3rd Generation Partnership Project, 3GPP)，在負責確立國際無線電和電信的管理制度和標準的國際組織國際電信聯盟(International Telecommunication Union, ITU)規範之下，去制定相關規範與實現全球性之移動通訊系統。





圖 1-1 3GPP 組織製圖提供的標準制訂時間表[1]

行動通訊的發展是具備持續性且可延續性的，無法立刻使使用者更新現有產品及設備，所以必須將技術以類似系統更新的方式在每個版本中推出，以讓各個國家的電信商及機構廠商去對於通訊產品做持續性的改善，就以 3GPP Release 15 來說，配合國際電信聯盟(ITU)的進展時程進行發展的 5G(New Radio, NR)，系統必須在相容於 4G 長期演進技術(Long Term Evolution, LTE)的情況下，其中的 5G NR 必須具備 3 個前提[2]增強型行動寬頻(Extreme Mobile Broadband, eMBB)、大規模巨量物聯通訊(Massive Machine Type Communication, mMTC)及超高可靠度低遲延通訊(Ultra-reliable low latency Communication, URLLC)，隨著電性商對於 5G 的開始佈局，3GPP 凍結了 Release 16 與 Release 17 來將原本與以 4G LTE 為核心網路的 LTE+NR 運作模式(Non-Standalone, NSA)，逐漸轉向獨立組網(Standalone, SA)，加速 5G 在 3 個前提的實用性。




圖 1-2 天線陣列和使用者之間的多路徑環境

本篇論文的電路操作頻率即操作於 3GPP 規範的 Release 16 當中 Radio Features 新增的 5G 專用頻段 n46，其頻段為 5150MHz-5925MHz，將於第二章做進一步的解釋，除了 6G 以下的低頻頻段，5G NR 還有使用而由於毫米波通訊的高頻頻段目前已定義的是 n257 的 28GHz、n258 的 26GHz、n259 的 41GHz、n260 的 39GHZ、n261 的 28GHz 以及 n262 的 47GHz 頻段，目前還不算是太多，仍需待相關應用實際走入生活中，本論文的應用場景即為 3GPP 當中需要應用的技術，大規模多輸入多輸出(Massive MIMO)與波束賦形(Beamforming)，由於訊號在空氣中碰到物體的反射，會增加許多傳遞的路徑，這些過去被認為是雜訊需要被濾除的訊號，如今卻是我們可以利用來接收與傳遞的輔助訊號如圖 1-2，所以透過嘗試於晶片當中增加輸出訊號數量以及可控制因子的方式達成目的。

自從電晶體問世以來，人們逐漸將電子電路縮小化，而近年來，歸因於半導體材料的技術進展，自場效電晶體(Junction Field Effect Transistor, JFET)誕生以來，現今主要使用的三種半導體為雙極性接面型電晶體(Bipolar Junction Transistor, BJT)、金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)以及下世代可能因為不同材料技術的改進，而大量興起的金屬半導體場效電晶體(Metal Semiconductor Field Effect Transistor, MESFET)，不同材料及原理所構成的電晶體，具有各個不同使用場景上的優勢。

BJT 電路在小於 4GHz 時的高頻性能較好，尤其是與 FET 使用的電壓控制(Voltage Control)來放大輸入訊號不同，其屬於電流控制(Current Control)元件，也就因為結構的不同，所以能提供較大的工作電流，加上它的發展時間較久遠，由於成本的關係，在高功率輸出方面還是佔有一席之地。而是用於超高頻場域的 MESFET，由於近幾年砷化鎵(GaAs)、磷化銦(InP)、碳化矽(SiC)這些材料的興起，他們的電子遷移能力約為矽的數倍，有更好的電子飄移速度(Drift Velocity)，可以使元件在高頻響應時具備良好特性，但也就是製程上成本較昂貴，常用於微波通訊、雷達這些設備當中，個人範疇的應用則較少。

MOSFET 是由金屬(Metal)、二氧化矽($SiO_2$)、氧化物(Oxide)與半導體(Semiconductor)構成的結構，因為其利用電壓做為控制的特性，在使用上具備省電的優勢，元件的寄生電容小，可操作的頻率會比較高，具備良好混波調變特性，最常使用的場景莫過於應用於超大型積體電路設計(VLSI design)的數位 IC，但也就是控制簡單且應用的最多，製程技術被不斷地改良，至今用於簡單指令集(Reduced Instruction Set Computer, RISC)的先進製程已經商用進展至 5nm，應用於類比混和訊號(Mixed Signal IC)的通訊 IC 頻率隨著製程的進步也被逐漸提高，其可以將快速切換開關的數位 IC 與需要操作高頻的振盪元件放置於同一塊晶片中，提高了方便度與整合性，也就是這篇論文採用 MOSFET 的原因。

現今，無線通訊技術所應用到的積體電路技術，廣度與深度方面都不斷增加，由於去滿足規範當中的低延遲，之後的通訊方案必須採用邊緣運算(Edge Computing)與資料控制分離的型式，去中心化的形式這會讓離中心越遠的裝置，需要具備能夠運算的能力，這也就考驗到晶片整合性，如果我們能夠使得整體在邊緣路徑的整合性提高，那麼對於整個系統就越具備較低的延遲，對於新的無線通訊服務標準對於元件的要求逐漸提高，它需要在有較低的雜訊表現下，又能擁有很大的頻寬，而傳統的蜂巢式基地台在未來將是扮演輔助腳色，天線應用將逐漸移往多輸入多輸出系統(Multi Input Multi Output, MIMO)，他將以小面積但單元多的方式對於城市來進行覆蓋，除了個人通訊領域，在相控雷達陣列(Electronically Scanned Array, ESA Radar)以及微波點對多點通訊領域也有很多前景。





圖 1-3 超外插接收機架構圖

如圖 1-3，於接收機架構[3]當中，由天線所接收到的射頻訊號(Radio Frequency, RF)，在經過前置的濾波、放大處理後，必須將訊號降頻才可以供給後端的數位信號處理，這時就需要透過一個穩定的振盪訊號，來利用混頻器(Mixer)去跟射頻訊號進行混頻，而此時混出來的頻率即稱為中頻 (Intermediate Frequency, IF)，經由檢波器(Envelope Detector) ，一般為自動增益控制(Automatic Gain control, AGC)，使放大電路之增益自動

隨信號強度去自動進行調整，在交由後續的類比數位訊號轉換器轉為基頻訊號(Base Band)，供後續頻道編碼解碼、加密與解密、調變解調變，通訊管理協定、控制輸入輸出介面等運算處理。其中，由本地振盪器(Local Oscillator, LO)產生穩定的訊號供混頻器進行混頻就十分的重要，若是沒有穩定的訊號，將會容易受到電壓改變又或是雜訊影響而頻率抖動範圍過大，而提供穩定的 LO 訊號就需要使用到鎖相迴路的系統架構，其透過回授的方式對於訊號做出同步處理，使得訊號能夠被穩定在希望固定的輸出頻率。





圖 1-4 直接降頻接收架構圖

致敬完 Armstrong 的超外插接收架構後，由於現今的無線傳輸應用皆走向積體電路化，若是使用到中頻濾波器這些大型類比元件與匹配網路，將會導致消耗功率大以及不利於縮小體積，此時常見的架構就是使用直接降頻，也就是於空氣中傳輸的射頻訊號會與本地振盪器產生的訊號相等，讓中頻頻率為零，以此架構方便積體化，易於放置於行動通訊的裝置上面，但架構對於本地振盪器本身的穩定以及雜訊會有更大的要求。

## 1.2 論文章節及架構

本論文提出增加可變電容延遲元件的方式，利用可變電容因電壓大小而讓回授訊號的時間發生改變，藉由此點嘗試改變輸出回相位偵測器的相位。

本論文共有五大章節，第一章介紹無線通訊系統的由來，以及對於下世代無線通訊的需求；第二章，講述應用於 5G 系統及未來通訊領域需要的技術，並利用 Spline 3D Design Tool 軟體繪製的模擬圖來對 MIMO 系統進行簡介；第三章，探討此篇論文中所使用的延遲鎖相迴路電路，其電路設計及運作原理；第四章，實際將製作完成的晶片進行量測；第五章，對於本論文的結果進行結論以及討論未來的研究走向。

# 第二章 應用於 5G 系統及未來通訊技術

隨著 5G 行動網路的商用化，實際進入人們的生活當中，依據 3GPP 組織的演進計畫[2]，依然還有許多值得改進的空間，例如目前 5G 網路主流採用需要依靠 4G 基地台的非獨立組網(Non-Stand Alone, NSA)連線方式，無法直接連線至 5G 的獨立組網(Stand Alone, SA)，這主要是因為資源投入需要過渡期，以及時間與成本上的因素，卻也留給 5G 後續技術更新的機會。所以現今要改善 5G 通訊的前提，必須確保安全性、可靠性、低成本，以這些前提下為出發點，讓使用者的裝置連接數增加，並且使得傳輸速率上升及延遲下降，達到增強使用者體驗的目的。




圖 2-1 MIMO 陣列天線與巨量多天線結構體

如今，由於 5G 高頻率的特性為了確保裝置接收到的訊號衰減程度在可接受範圍內，主要應用的方法為加強系統的頻譜效率、增加系統頻寬利用率以及增加基地台站台密度，其中系統設計的頻譜效率最為重要，包含了物理層面的多址技術、調變技術、編碼技術、資料壓縮技術、雙工技術，以及干擾控制層面利用基地台多個基站協作工作以降低訊號的干擾，最後則是 MIMO 技術，其主要透過在傳統的時間、頻段、編碼中新增了空間這個維度，藉由層數的疊加，形成類似網狀的巨量多天線結構體，如圖 2-1 自行利用 Spline 3D Design Tool 軟體繪製的模擬圖，其中除了天線本身角度可以調整外，波束本身也可以調整角度，透過這樣的方式來使得高頻訊號得以順利的被利用，而其技術主要受限於天線的增加，會使得空間維度變化因素增加，也就是說使用 MIMO 技術時，最需要的是晶片處理能力，若是處理的速度不夠快速將會導致整體效能下降。

## 2.1 MIMO 與波束賦形技術

### 2.1.1 多重傳輸路徑之天線系統





圖 2-2 四種不同的天線收發方式

說起多重傳輸路徑的天線[4][5]，馬可尼可說是前輩，它跨越大西洋時的時候使用了很多天線作為測試，使用單點對單點的傳輸方式稱作單輸入單輸出系統(Single-Input Single-Output, SISO)，反之單點傳送多點接收則稱為單輸入多輸出系統(Single-Input Multi-Output, SIMO)，而多點傳送單點接收的方式稱作多輸入單輸出系統(Multi-Input Single-Output, MISO)，最後則是傳輸最終形態多輸入多輸出系統(Multi-Input Multi-Output)，MIMO 之技術大約可追朔至 1970 年代，一些用於處理關於多通道數位傳輸系統和電纜束中，其線與線之間的干擾訊號相互影響的技術[6][7][8]，1985 年貝爾實驗室的 Jack Salz 對於線路上的多用戶所產生的雜訊進行了技術的提升[9]，將 MIMO 天線結合編碼技術空分多址(Space-Division Multiple Access, SDMA)的是 Arogyaswami Paulraj 和 Thomas Kailath，於 1993 年申請美國專利，使用高數據量，將高速率信號分成幾個低速率信號，從空間分離的發射器傳輸，並根據到達方向的差異由接收的陣列天線負責進行恢復。

大規模 MIMO 技術(Massive MIMO)，為 Marzetta 於貝爾實驗室提出的，由於現今的無線通訊系統頻譜區段與頻寬有限，其在基地台端將舊有的天線更換成大數量的 MIMO 天線，透過縮小空間尺寸，增加多點熱區的方法，去提供發射角度的多元性，以及接收天線的寬廣度，可以透過對於大傳送資料進行分解，去增加可使用的通道，屆而加大整個系統的頻寬容量，這樣不但可以獲得更高傳輸速率的同時，更能達到具備更低延遲的需求。

### 2.1.2 波束賦形技術




圖 2-3 MIMO 陣列天線與天線波束賦形結構

波束賦形結構的由來，可以從香農通道公式得知[11][12]:

$$C = B\log_2\left(1+\frac{S}{N}\right) \tag{2.1}$$

$$= B\log_2\left(1+\frac{P_{signal}}{P_{noise}}\right) \tag{2.2}$$

$$C_{MIMO} = (t,r)B\log_2\left(1+\frac{P_{signal}}{P_{noise}}\right) \tag{2.3}$$

克勞德·艾爾伍德·夏農(Claude Elwood Shannon)於 1948 年所提出通訊的數學理論，(2.1)式中 C(Channel)為通道中所可以容納的資料量，B(Bandwidth)代表的是系統中可以使用的頻寬，S(Signal)為系統內訊號的發射頻率，N(Noise)則為其中的雜訊，其中 S 與 N 的比值即為訊號雜訊比(Signal-to-Noise Ratio, SNR)，若寫出功率形式則如(2.2)式，在環境維持一定的雜訊情況下，若是要提升頻譜效率，最直接的方法便是加強系統的發射功率。

此時，假設系統的頻寬固定不變，我們使用具有多天線且搭配陣列技術，則可以在空間的維度中，增加系統的通道容納量來處理資料，有效的去加速傳輸速率，並降低系統延遲對於裝置的影響程度。若將 MIMO 的多路徑傳播的方式以(2.3)式來表示，$t$ 為傳送端所具有的天線數目，而 $r$ 則為接收端的天線數目，也就是說，當天線為 2x2 MIMO(2,2)時，若是假設將天線提升為 64x64(64,64)，則其可提供的系統容納量將變為原本的 1024 倍。

## 2.2 MIMO 系統的場景運用




圖 2-4 波束賦形天線與裝置配對的 MIMO 系統

圖 2-4 為在一個有限制空間內，假設於樓頂架設 MIMO 天線，而地面有 3 台行動裝置的情形，去創建的一個簡易的 MIMO 系統，若是將行動裝置進行移動後如圖 2-5，則 MIMO 天線所發出的訊號波形會根據裝置而有所變化，若此時裝置進行大量傳輸，系統在進行偵測流量活動後，將提高天線利用率，並使用其他閒置天線去對裝置進行支援，盡量去對於設備提供強功率訊號。




圖 2-5 波束賦形天線與裝置移動後自動配對的 MIMO 系統




圖 2-6 結合傳統天線的大規模 MIMO 系統

提出 MIMO 大規模系統的是貝爾實驗室的 Marzetta，若是於廣大的地區，可以透過在基地台端的天線數目的增加，達到同樣系統的要求，以圖 2-6 來講，將既有傳統基地台改造成多天線後，即可因為(2.3)式的關係，達到大頻寬與大容量，若是通過蜂窩形式去對於基地台進行佈局，如圖 2-6，比如途中的房子代表位於人煙稀少的地區，而後方大樓則表示人多且場景複雜的市區，市區因為需要容納多人多裝置應用，所以放置許多 MIMO 波束賦形的天線來與傳統基地台一起進行高頻信號的傳送，而因為開發成本的關係，若是要全面性的覆蓋 MIMO 天線，目前的成本對於電信商將會不堪負荷，加上每家電信業者所競標的頻段不同，在沒有合作情況下通常無法共用同一個基地台，所以大多在偏遠地區不會設置高頻率區段的基地台，轉而是由大範圍型的基地台，透過加強發射功率的型式，去提供偏遠地區的行動通訊訊號。

這時，若而外將圖 2-6 中的傳統天線更換為大功率 MIMO 天線，於偏遠地區的接收裝置也具備 MIMO 功能，就可以達到改善過去訊號不好又網速差的成果，隨著新技術日新月異的發展，對於訊號的利用性有大幅度成長的趨勢，像是圖中原本經由淺色訊號打中深色螺旋物體而反射的深色訊號，其在過去被視為雜訊而必須被濾除，在 5G 或新的通訊技術當中，這個深色訊號可以被當作輔助傳輸功能，利用換算其訊號路徑之間的關係，對於訊號的準確性做出不減反增的變化，若是偏遠地區於接收端增加接收用 MIMO 智慧天線，根據使用場景與即時基地台變化，決定其如何接收與傳送，在通訊可用性及能源效率來講，有著長足進步。

## 2.3 5G New Radio 波段頻譜





圖 2-7 電磁波的波長及頻率概略圖

圖 2-7 為自行繪製之人類已知的電磁波波長及頻率圖，圖中波長由左至右縮短，頻率則相反從左到右遞增，其中紫外線、X 射線、伽馬射線與微波部分波段會被大氣層隔絕無法從宇宙穿越進入地球表面。首先被投入營運的長波段的無線電頻率，優勢是波長較長，電波損失的能量較少，隨著時間的演進，電磁波訊號充滿了整個地球，各行各業已經具備離不開電磁波的需求，原本長波能乘載的資料容量，在大量投入後逐漸不足，發展逐漸往能被大氣層內電離層反射的短波取代，而數位訊號處理投入通訊之後，大量的資料又迫使電磁波的波段頻率變的更高，也就是現今最常的微波通訊。

表 2-1 國際電信聯盟波段頻譜表[13]

| 波段號碼 | 縮寫 | 波段名稱 | 頻率範圍 | 應用場景 |
|---|---|---|---|---|
| 1 | ELF | 極低頻 | 3Hz ~ 30Hz | 潛水艇 |
| 2 | SLF | 超低頻 | 30Hz ~ 300Hz | 交流電 |
| 3 | ULF | 特低頻 | 300Hz ~ 3KHz | 岩石底下挖礦 |
| 4 | VLF | 甚低頻 | 3KHz ~ 30KHz | 超音波 |
| 5 | LF | 低頻 | 30KHz ~ 300KHz | 廣播 |
| 6 | MF | 中頻 | 300KHz ~ 3MHz | AM 廣播、航空 |
| 7 | HF | 高頻 | 3MHz ~ 30MHz | 短波通訊 |
| 8 | VHF | 甚高頻 | 30MHz ~ 300MHz | FM 廣播、導彈 |
| 9 | UHF | 特高頻 | 300MHz ~ 3GHz | 無線網路、微波爐 |
| 10 | SHF | 超高頻 | 3GHz ~ 30GHz | 雷達、行動通訊 |
| 11 | EHF | 極高頻 | 30GHz ~ 300GHz | 無線電天文學、安檢 |
| 12 | THF | 至高頻 | 0.3THz ~ 3THz | 迴旋管 |

表 2-1 為根據國際電信聯盟(ITU)提出的波段頻譜分類[13]，根據這些分類，可以讓人們較容易知道該應用應該運作於什麼波段，而我們也從中觀察到，隨著無線相關的應用不斷的被拓展到生活當中，常用波段頻率也逐漸往頻率高的頻段移動。

表 2-2 IEEE 521-2002 標準頻譜表[14]

| 頻帶稱號 | 頻率範圍 | 用途 |
|---|---|---|
| HF | 3Hz ~ 30MHz | 民用電台 |
| VHF | 30MHz ~ 300MHz | 電台、電視台與業餘無線電 |
| UHF | 300MHz ~ 1000MHz | 短途通信 |
| L | 1GHz ~ 2GHz | 衛星導航 |
| S | 2GHz ~ 4GHz | 家用無線網路、雷達 |
| C | 4GHz ~ 8GHz | 衛星通信(早期) |
| X | 8GHz ~ 12GHz | 衛星通信 |
| Ku (德:Kurz-under) | 12GHz ~ 18GHz | 衛星間通信 |
| K | 18GHz ~ 27GHz | 車用雷達 |
| Ka (德:Kurz-above) | 27GHz ~ 40GHz | 高速衛星通訊 |
| V | 40GHz ~ 75GHz | |
| W | 75GHz ~ 110GHz | |
| mm | 110GHz ~ 300GHz | 超高速傳輸 |

表 2-2 為電機電子工程師學會(Institute of Electrical and Electronics Engineers, IEEE)為行動通訊領域制定的頻段歸類[14]，以上也是現今主要應用的電磁頻段，將先前國際電信聯盟 GHz 部分再進行細分。

表 2-3 3GPP Release 16 新增之 5G NR FR1 頻段[15][16]

| 頻段 | *f*（MHz） | 上傳（MHz） | 下載（MHz） |
|---|---|---|---|
| n46 | 5200 | 5150 – 5925 | |
| n96 | 6000 | 5925 – 7125 | |

表 2-4 3GPP 5G NR FR2 頻段[15][16]

| 頻段 | *f*<br>（GHz） | 上傳/下載<br>（GHz） |
|---|---|---|
| n257 | 28 | 26.50 – 29.50 |
| n258 | 26 | 24.25 – 27.50 |
| n259 | 41 | 39.50 – 43.50 |
| n260 | 39 | 37.00 – 40.00 |
| n261 | 28 | 27.50 – 28.35 |
| n262 | 47 | 47.20 – 48.20 |

3GPP 組織對於第五代行動通訊網路(5G)的射頻存取技術(Radio Access Technology, RAT)，進行了定義，如表 2-3 與表 2-4，這主要用於無線通訊的物理層基底，也就是說設備會在多個 RAT 中進行切換或聚合，使得網路連線可用性更加寬廣，本論文使用的頻段為在 Release 16 中提出的頻段 n46。

5G NR 分為 6GHz 以下頻段(FR1)與 24GHz 以上頻段(FR2)，相較於過去主要聚焦於 FR1 的發展，在 2K、4K 逐漸成為主流的今日，若是加上與 AR、VR 一起搭配的應用，則會出現不敷使用的情形，而使用毫米波(mmWave)就成了大量數據傳輸的救星，其波段使用率較 6GHz 以下頻段較低，在可用頻寬上可以定義的也較廣，也更能有效且自由的被運用，所以對於 5G 的未來願景就是建立覆蓋範圍廣，又能具備多設備連接、高發射能量、低程度延遲，這些讓使用者具備網路高度使用性的毫米波行動通訊。然而，毫米波容易因為高頻訊號繞射條件差，而具有傳輸距離限制，這主要是因為組成大氣的成分有氧氣及水蒸氣，兩者的分子大小與其本身帶有之磁極化、電極化性質，再空中與毫米波進行作用下，容易會產生諧振吸收的效果，主要較受影響的頻率為 60GHz、119GHz、183GHz，而這個結果就會導致訊號強度降低。

如今，已經有毫米波段的手機商用服務，雖只限於限定地區，但在速度與延遲方面，表現出的亮眼成績，讓各廠商持續加速對於手機晶片的開發，就以使用了美國高通股份有限公司(Qualcomm)出產的 Snapdragon X60 5G Modem-RF[17]系統晶片的美國蘋果公司(Apple Inc.)產品行動電話機(iPhone 13 Pro)[18]，其在 5G NR 毫米波的波段就使用了 n258(26GHz)、n260(39GHz)以及 n261(28GHz)，其數據機系統峰值可達下載 7.5Gbps 上傳可達 3Gbps，這在過去是無法想像的，若未來對於毫米波進行大範圍佈局，去解決高頻率繞射差訊號不遠的問題，相信與網路連結的相關應用會有更佳爆發性的成長。

## 2.4 行動通訊技術之指標與未來





圖 2-8 國際電信聯盟定義之 5G 指標[18]

國際電信聯盟所定義的 5G 系統指標如圖 2-8，主要有 8 個類別，分別為連接數密度(每平方公里裝置數 $10^2$)、用戶體驗的速率(100Mbit/s~1Gbit/s)、延遲(1ms)、峰值速率(10~20Gbit/s)、移動速率可傳輸性(500km/h 移動中傳輸)、流量密度(10Mbit/sm$^2$)、頻譜效率(3 倍~5 倍的 4G 能效)及網路能源效率(相對於 4G 100 倍)，定義出這些指標之後，以利開發者則依據此指標進行通訊產品設計，進而推進了下一個行動通訊時代。

### 2.4.1 5G 系統的三大指標





圖 2-9 國際電信聯盟未來之發展整體目標

圖 2-9 為國際電信聯盟制定 2020 後的總體目標，目前所有的 5G 相關技術與設計皆依照此原則進行設計與改進，這些指標主要針對最近的產品需求趨勢而定義，相關應用為物品聯網化、雲端生活化、互動智慧化，自行繪製該圖時以綠色表示能效及環保要求，三角尖端同時越接近末端代表越接近目標，下面以條列式大致指出 3 個指標的重點。

- 超可靠度和低延遲通訊(Ultra-reliable and Low Latency Communications, URLLC)

手機硬體內部晶片的進步，造成遊戲市場的崛起，線上即時的遊戲十分講究延遲，假若延遲過大，尚未出手的情況下，對手就已經贏得勝利了，未來使用雲端遊戲的場景將越來越多，例如光線追蹤(Ray Tracing)之類的應用會讓硬體大量耗能及發熱，若能有效利用低延遲網路技術，降低對於本地端硬體的要求，勢必會使得雲端遊戲如同春秋時代般百花齊放。而講究可靠性的智慧交通及自動駕駛車輛系統，這需要幾乎必須零失誤率否則會出現生命危險的場景，而需要系統具備最低延遲要求，是 5G 中要求最高的應用。

- 巨量大規模通訊(Massive Machine Type Communications, mMTC)

隨著螢幕技術的提升，像素點之間的間距已經可以達到人眼分辨不出的程度，高畫質且高對比度表現的 OLED、mini LED 技術逐漸成為主流，能達到的螢幕解析度當然也就隨之成長，如今手機解析度主流逐漸往 2K、4K 前進，網路資源的影片使用這些解析度也逐漸成長，也就造就了對於網路流量的大量需求，而若是 VR 應用，其對於解析度的要求又更高，由於螢幕與配戴者眼睛距離較近，若是螢幕解析度不足，將會導致使用者不適，這裡的要求需要至少 8K 以上，可想而知這對於網路的要求是十分巨大，所以在這方面必須納入考量。

- 增強型行動寬頻通訊(Enhanced Mobile Broadband, eMBB)

與智慧家庭相關的產品，近期有了大量出現的趨勢，講究家電可以進行連網控制，已經成為廠商推銷產品的基本功能，雖然各產品之間的共通性目前來講整合性不夠好，常常不同產品必須搭配不同的手機 APP，但若以此趨勢繼續發展，相較於傳統上人與人之間的通訊，人與物或是物與物之間連結已經對於現行通訊系統逐漸造成負擔，未來的系統必須在多設備連接上下功夫，才能順利的達成智慧城市。

### 2.4.2 未來挑戰與技術

以現行全球主要商用的行動通訊技術來說，某些部分尚未達成 5G 的要求，實際情況使用下，仍然與願景有很大的落差，以延遲來講根本沒有達成 1ms 的程度，主要原因還是現有網路是採用依靠 4G 基地台的非獨立組網(Non-Stand Alone, NSA)連線方法，若想要達成低延遲，那麼必須往 5G 的獨立組網(Stand Alone, SA)且運用邊緣運算(Mobile Edge Computing)的技術來進步，逐漸減少中心化的傳輸控制路徑。再者，密集使用者的情況下，傳輸速度低落的情形，則是需要毫米波波段的導入才能徹底解決，然而因為毫米波於大氣中，容易受到影響而產生傳播損耗，導致傳輸距離有限，改進技術除了需應用 2.2 節中之 MIMO 系統與波束賦形以外，對於不同電信業者頻譜的共用性，這種可以大範圍合作去覆蓋 5G 基地台的方式也是解決辦法。

除了 5G 的技術之外，運用於毫米波波段的元件也是電路設計上的要點，頻率很高的情形下，舊有用來設計元件的軟體的精確度會下降，再製作模擬時，會出現更多難以預測的情形出現，通常是訊號的輸出功率變低與容易受到雜訊影響，物理元件不可能具備完美的性質，此時加大訊號輸出功率會導致消耗功率與雜訊暴增，只能盡可能取得平衡點，射頻元件主要有運用於發射訊號的功率放大器(PA)、接收訊號的低雜訊放大器(LNA)、濾除不需要訊號的濾波器(Filter)、將射頻訊號混和成較低頻的混頻器(Mixer)、用來與混頻器混頻的穩定頻率產生之本地振盪器(VCO)及切換控制的開關(Switch)，這些元件若是要應用於高頻率，除了皆需要被重新設計外，製程上也必須考量材料的選擇，此時也會考量到成本，所以對於元件設計者的要求會十分的高。

# 第三章 延遲鎖相迴路電路設計及原理

本論文所使用的鎖相迴路架構如圖 3-1 所示，由前到後分別為相位頻率偵測器(Phase Frequency Detector, PFD)、充電幫補(Charge Pump, CP)、低通濾波器(Low Pass Filter, LPF)、電壓控制振盪器(Voltage-controlled Oscillator, VCO)、前置除頻器(Prescaler)、除頻器(Divider)，以及論文中嘗試加入回授訊號延遲的功能，新增的可變電容延遲元件(Varactor Delay Element)。





圖 3-1 具延遲電路調整之鎖相迴路系統架構圖

鎖相迴路的原理，以大略的說明來講，就是讓 PFD 使用參考訊號(*Fref*)與回授訊號(*Ffd*)進行比對，於這個不斷比對的過程之中，去產生之後可以用來控制 VCO 的電壓脈波，為了更精確地對系統進行控制，PFD 比對後產生的脈波交由 CP 去控制充放電，並利用 LPF 來濾除電流，來讓 VCO 順利的由穩定的電壓來進行控制，也就是說，在使用這套系統的情況下，電路因為是負回授循環，將隨著時間增加越來越穩定，具備抵抗外界干擾的能力也會增加。

隨著 CMOS 製程在近期成為晶片主流，尤其臺灣在這方面所具備的得天獨厚優勢，所能使用的資源很多，而晶片的整合性也被大大的提升，由原本分離式的電路架構，轉由以多功能導向的系統單晶片(System on a Chip, SoC)為主，藉由這個轉移趨勢，在產品應用上面，可以具備微小化、低成本、低耗能等這些有利於生產上的優勢。當然，凡事皆有一體兩面，相較於分離形式的晶片系統，一體化會造成設計者對於每個晶片內部的各個單元，其後續的可修正性具備很大的劣勢，無法去調整到每個內部單元具備最優益的效能，可能這個單元效能調到最好，而晶片製作完成後，量測時卻發現下個單元無法運作，也就是說勢必需要有所取捨(Trade Off)，基本上一體化設計製作出來之後就一翻兩瞪眼，並不能像分離式可以即時修正，而是要重新設計去將製造的流程再走一次。

## 3.1 鎖相迴路的架構與應用

由美國無線電工程師愛德溫·霍華·阿姆斯壯(E.H.Armstrong)發明超外插無線接收機[20]以來，射頻端架構上基本沒什麼太大的變化，以收音機來說，通常都是將由天線接收到的訊號，去與接收機內部產生的振盪訊號，使用混頻器(Mixer)進行混頻，經過混頻之後的訊號因為頻率較原本的射頻訊號低，但後續應用的頻率需要被降的更低，所以在這之間的頻率被稱作為中頻，中頻再次經過其他混頻單元處理過，對其訊號進行檢波放大，就可以讓聲音透過電訊號驅使喇叭結構裡的鼓膜產生震動，而聽到聲音，這其中的過程若是對於聲音的品質又或是還原程度有越高的要求，那麼就需要使用到對於頻率飄移較不敏感的 VCO。





圖 3-2 現行主流鎖相迴路基本架構

Henri de Bellescize 於 1932 年提出採用當時被稱為同步接收機的架構[21]，他將內部振盪器與接收訊號做同步振盪處理的操作，來避免頻率偏移的情形發生。1980 年代，太空競賽所需要控制的大量且精密誤差小的儀器，隨著每次的儀器校正，鎖相迴路的技術也在此隨之不斷改進，之後於 20 世紀末期大量電子產品的產出，而不斷步入家庭的年代開始被大量地使用到產品之中，進入 21 世紀之後，大量的無線資訊傳輸需求隨著網際網路的全球普及，甚至有些國家直接跳過電腦進入手機時代，這歸功於智慧型手機這類型產品問世，透過晶片的高度整合性以及產品大量製造，能讓原本對於購買電腦負擔過重的地球居民，也使用到與世界接軌的網路，而這其中通訊的部分也歸因於裝置數量的指數成長，對於控制要求精度不斷提升，所以設計低雜訊的鎖相迴路，就變成領域中的重要課題。

### 3.1.1 鎖相迴路的傳輸特性






圖 3-3 較原始的鎖相迴路架構

若我們將鎖相迴路當作是生物體的構造，那麼電流以及電壓分別是血液的流動與血壓，VCO 則可視為人體的心臟，若是頻率飄動嚴重，就好比心臟出了問題跳動忽快忽慢，不但身體會因為心悸的關係感覺到不舒服，而且血壓和身體裡的各個參數就會不穩，造成系統的崩潰，而其他元件就是對於 VCO 控制讓他達到平衡的關鍵因素，這些元件就好比身體的腦幹與傳導物質，像是人體大量流失電解質的時候會分泌物質來合成身體所需的物質，而當大量水分進入人體時，又必須透過這些調節機制，去減少吸收水分，以將多餘的水分以尿液的形式排出，這些去透過微量的增加或減量來對於人體進行精密控制的方法，使得生物可以生活數十年而不損壞，而同樣的道理，我們想要有穩定運轉的機器，又或是需要實時同步的裝置，就需要鎖相迴路的介入，去對這些裝置進行控制，這也是它在控制系統當中具有很大的地位的原因。

本小節中，將針對圖 3-3 原始的鎖相迴路架構作傳輸特性的分析[22][23][24][25]，因為傳統架構上較好理解，先對於該架構進行建構模型與描述，之後再對於模型缺陷找出缺陷處，並修改成如圖 3-2 的現行主流鎖相迴路作架構更新，這樣的循序漸進對後續要加入電路去改良也有所幫助，若從 VCO 開始理解，VCO 會振盪出一個高頻訊號 $f_{out}$，而將其相位設為 $\theta_{out}$，經過 Divider 進行除頻作業後，觀察回授路徑，頻率變為 $f_{div}$，相位稱為$\theta_{div}$，這時，接著使用一個參考頻率 $f_{ref}$ 相位為 $\theta_{ref}$ 去跟 $f_{div}$ 於 PD 電路中作相位的比較，會得到輸出電壓 $V_{pd}$ 與相位差值 $\Delta_\theta = \theta_{ref} - \theta_{div}$，而為了達成負回授系統中對於 VCO 的穩定控制，讓 VCO 維持於 $f_{out} = N \times f_{ref}$，所以必須讓 PD 的輸出電壓 $V_{pd}$

經過迴路濾波器的處理，去濾除不要的雜訊，這個經過濾波而能穩定控制 VCO 的電壓就稱為 $V_{ctrl}$。

◆ 壓控振盪器(Voltage Controlled Oscillator)




(a) (b)


(c)

圖 3-4 (a)頻率輸出曲線；(b)頻率與控制電壓模型；(c)頻率與相位關係方塊圖

首先，我們將 VCO 沒有輸入控制電壓 $V_{ctrl}$ 時的自振輸出頻率(Free-running Frequency)制定為 $f_{free}$，而當我們外加電壓 $V_{ctrl}$ 使得其振盪頻率到達我們所需要使用的工作頻率 $f_{out}$ 時，將此時電壓稱為 $V_{work}$，若我們將各點繪製於座標軸上，則可由圖 3-4 (a)中找出線性關係，VCO 振盪頻率 $f_{out}$ 可使用(3.1)式表示，若加入除頻 N 分析則可用(3.2)表示。

$$f_{out} = f_{free} + \frac{K_{vco}}{2\pi} \cdot V_{ctrl} \tag{3.1}$$

$$f_{out} = N \cdot f_{ref} + \frac{K_{vco}}{2\pi}\left(V_{ctrl} - V_{work}\right) \tag{3.2}$$




(a) (b)

圖 3-5 (a)角頻率示意圖；(b)相位於時間軸上的變化關係

$$K_{vco} = \frac{V_{out}}{V_{in}} = \frac{\Delta\omega}{\Delta V_{ctrl}} \tag{3.3}$$

$$\omega = \frac{v}{r} = \frac{d\theta}{dt} = \frac{2\pi}{T} = 2\pi f \tag{3.4}$$

$$K_{vco} = \frac{\Delta\omega}{\Delta V_{ctrl}} = \frac{2\pi \cdot \Delta f_{out}}{\Delta V_{ctrl}} \tag{3.5}$$

$$\Delta f_{out} = \frac{K_{vco} \cdot V_{ctrl}}{2\pi} \tag{3.6}$$

將 $K_{vco}$ 假設成 VCO 於電路中的增益，則由(3.5)式中，可得知其 $K_{vco}$ 與控制電壓關係式，單位為(Rad/s/V)，由圖 3-5 (b)當中可以得知相位的變化即為頻率，也就代表相位的微分是頻率，所以若是對頻率進行積分就可以得到相位，而 VCO 的轉移函數可透過拉普拉斯轉換（Laplace Transform）得知，過程為式(3.7)至(3.12)。

$$\mathcal{L}\{\theta_{out}(t)\} = \int_0^\infty 2\pi \cdot \Delta f_{out} \cdot e^{-st} dt \tag{3.7}$$

$$= \int_0^\infty 2\pi \cdot \frac{K_{vco} \cdot V_{ctrl}}{2\pi} \cdot e^{-st} dt \tag{3.8}$$

$$= K_{vco} \cdot V_{ctrl} \int_0^\infty e^{-st} dt \tag{3.9}$$

$$= K_{vco} \cdot V_{ctrl} \lim_{k\to\infty} \int_0^k e^{-st} dt \tag{3.10}$$

$$= K_{vco} \cdot V_{ctrl} \lim_{k\to\infty} \left(-\frac{e^{-st}}{s}\right)\Big|_0^k \tag{3.11}$$

$$= K_{vco} \cdot V_{ctrl} \lim_{k\to\infty} \left(-\frac{e^{-st}}{s} + \frac{1}{s}\right) \tag{3.12}$$

$$= \frac{K_{vco} \cdot V_{ctrl}}{s} \tag{3.13}$$

故相位與控制電壓關係轉移函數為:

$$\frac{\theta_{out}(s)}{\Delta V_{ctrl}} = \frac{K_{vco}}{s} \tag{3.14}$$

由這些方程式可以得知，先不考慮雜訊的情形下，頻率隨 $V_{ctrl}$ 變化的曲線，若是呈現的愈線性，則可用來作為鎖相迴路的操作頻率範圍就會增大，這個可操作範圍就稱為頻寬。

◆ 除頻器(Divider)

除頻器的功能是將 VCO 產生出來的高頻振盪頻率，透過類比式或數位式的除頻器，讓回授至 PFD 的訊號能順利的被處理，達到同步的目的。這邊分析除頻器 N 對於相位的關係。

若 VCO 穩定鎖定時，其輸出為:

$$V_{out}(t) = \sin(N \cdot 2\pi f_{ref} t + \theta_{out}(t)) \tag{3.15}$$

將上式更改為角頻率表示:

$$V_{out}(t) = \sin(N \cdot \omega_{ref} t + \theta_{out}(t)) \tag{3.16}$$

此時總相位為:

$$\theta_{total} = N\,\omega_{ref} t + \theta_{out}(t) \tag{3.17}$$

當 $\theta_{out}$ 隨時間而有所變化時，調變頻率為:

$$\theta_{out} = \frac{\Delta f}{f_{mod}} \sin(\omega_{mod} t) \tag{3.18}$$

將(3.18)式帶入(3.17)式中，因相位微分為頻率，可得下式:

$$\frac{d\theta_{total}}{dt} = N\,\omega_{ref} + \frac{\Delta f}{f_{mod}} \omega_{mod} \cos(\omega_{mod} t) \tag{3.19}$$

再來，討論除頻器輸出後的頻率:

$$\omega_{div}(t) = \frac{1}{N} \times \left[ N\,\omega_{ref} + \frac{\Delta f}{f_{mod}} \cdot 2\pi f_{mod} \cdot \cos(\omega_{mod} t) \right] \tag{3.20}$$

$$\omega_{div}(t) = \omega_{ref} + \frac{\Delta \omega}{N} \cos(\omega_{mod} t) \tag{3.21}$$

將除頻器輸出的頻率再進行積分，轉換回相位，觀察與除頻前的變化:

$$\theta_{div} = \frac{2\pi\Delta f}{N} \cdot \frac{1}{2\pi f_{mod}} \sin(\omega_{mod} t) \tag{3.22}$$

$$\theta_{div} = \frac{\Delta f}{N f_{mod}} \sin(\omega_{mod} t) \tag{3.23}$$

比較式(3.23)除頻器輸出與式(3.18)除頻前的相位，可以得出其相位角在經過除頻器之後變成原先的$1/N$，但是這些式子並沒有對於調變頻率造成影響，其模型可以繪製成下圖 3-6。





圖 3-6 除頻器相位關係方塊圖

◆ 相位偵測器(Phase Detector)






圖 3-7 (a)PFD 輸出電壓與相位差；(b)輸出入訊號波型；(c)PFD 模型

當鎖相迴路系統鎖定時，PFD 的兩個輸入訊號 $V_{ref}$ 與 $V_{fd}$，相位在理想情形下會相同，也就是不具備相位差，圖 3-7(a)中為相位差與電壓變化圖，其中 $V_{dco}$ 表示直流偏差的電壓，其理想值應為 0V 的實線，$K_{pd}$ 為 PFD 的增益，單位是 V/rad，圖 3-7(b)中 $V_{ref}$ 與 $V_{fd}$ 的相位差值$\Delta\theta = \theta_{ref} - \theta_{fd}$，輸出電壓為$V_{pd}$，$\Delta\theta$會與輸出電壓平均值$V_{pd}$形成比例關係，故特性關係可表達為下式:

$$V_{pd} = K_{pd}(\theta_{ref} - \theta_{div}) + V_{dco} \tag{3.24}$$


$$V_{pd} = K_{pd} \cdot \Delta\theta + V_{dco} \tag{3.25}$$

◆ 迴路濾波器(Loop Filter)




(a) (b) (c)

圖 3-8 低通濾波器類型 (a)RC 型；(b)RRC 型；(c)PI 型




(a) (b)

圖 3-9 低通濾波器波型圖 (a)訊號輸入與輸出；(b)脈波連續輸入

為了避免高頻成分會對 VCO 的控制電壓有影響，需要使用低通濾波器來濾除不需要的頻率，最基礎的低通濾波器如圖 3-8(a)所示，由一個電阻及一個電容形成，我們可以由庫倫定理以及歐姆定律得到電容與時間的關係如下:

$$V = I \times R \tag{3.26}$$

$$Q = C \times V = I \times t \tag{3.27}$$

$$t = \frac{C \times V}{I} = \frac{C \times I \times R}{I} = C \times R \tag{3.28}$$

$$V_{out} = \frac{1}{RC}\int_0^t V_{in}\,dt \tag{3.29}$$

由式(3.28)可知電阻 $R$ 與電容 $C$ 會造成時間延遲，若將輸入輸出繪製成座標圖，可以得出圖 3-9(a)實線部分的圖形，假若訊號隨時間不斷輸入如圖 3-9(b)，則可由式(3.29)得出其可視為一個積分器。





圖 3-10 濾波器特性概略圖

濾波器臨界頻率點，顧名思義就是當輸出頻率在經過此點之後，增益會迅速的快速下降，又稱之為-3dB 點，其定義為輸入端不變的情形之下，輸出功率降為原先中段範圍功率值的一半，又或是輸出電壓值降為原先的$1/\sqrt{2}$，這時候所對到的頻率值即為該點。

功率表示:

$$Power(dB) = 10 \cdot log(0.5) \cong -3dB \tag{3.30}$$

電壓表示:

$$Voltage(dB) = 20 \cdot log\left(\frac{1}{\sqrt{2}}\right) \cong -3dB \tag{3.31}$$

RC 型濾波器:

截止頻率為:

$$f_{cutoff} = \frac{1}{2\pi RC} \tag{3.32}$$

$$\omega_{cutoff} = \frac{1}{RC} \tag{3.33}$$

所以圖 3-8(a) RC 型濾波器極點為:

$$\omega_{p1} = \frac{1}{R_1 C_1} \tag{3.34}$$

可得出電壓轉移函數，常數 $K_{lpf}$ 為 1:

$$F(s) = K_{lpf} \frac{\omega_{p1}}{s + \omega_{p1}} \tag{3.35}$$

RRC 型濾波器:

圖 3-8(b) RRC 型濾波器極點$\omega_{p1}$與零點$\omega_{p2}$為:

$$\omega_{p1}=\frac{1}{(R_1+R_2)C_1},\ \omega_{p2}=\frac{1}{R_2C_1} \tag{3.36}$$

可得出電壓轉移函數，常數 $K_{lpf}$ 為$R_2/(R_1+R_2)$:

$$F(s)=K_{lpf}\frac{s+\omega_{p2}}{s+\omega_{p1}} \tag{3.37}$$

PI 型濾波器:

PI 型濾波器詳稱為比例-積分型濾波器(Proportional-Integral Filter)，因為是可以穩定產生 $V_{work}$，使用上較為方便，但多增加運算放大器，會增加成本，後續改良的充電幫補(Charge Pump)就是以此做為出發點進行更新架構。

圖 3-8(c) PI 型濾波器零點$\omega_{p2}$為:

$$\omega_{p2}=\frac{1}{R_2C_1} \tag{3.38}$$

可得出電壓轉移函數，常數 $K_{lpf}$ 為$R_2/R_1$:

$$F(s)=K_{lpf}\frac{s+\omega_{p2}}{s} \tag{3.39}$$





圖 3-11 鎖相迴路全系統模型

$$\bar{\Delta\omega}_{out}=\left[\left(\bar{\Delta\theta}K_{pd}+V_{dco}\right)\cdot F(0)-V_{work}\right]\cdot K_{VCO}=0 \tag{3.40}$$

將本節所有子系統合成之後，可以得到圖 3-11 的全系統與式(3.40)，鎖相迴路運作時，會希望 PFD 頻率誤差的平均值為零，也希望直流準位為零，這樣不但能在中心線性區有較大的擺動空間可供電路工作，也可以有較低的相位雜訊。

◆ 穩定性分析(Stability Analysis)





圖 3-12 回授系統模型

進行鎖相迴路的穩定性分析之前，我們必須先知道訊號在系統內的關係，若定義有一個輸入訊號 *I(s)*進入到系統之中，我們先定義其與回授回來的訊號 *F(s)*處理之後的訊號為 *Z(s)*，那麼經過系統增益 *G(s)*，輸出端可以先整理成下式:

$$O(s) = Z(s) \cdot G(s) \tag{3.41}$$

中間訊號 *Z(s)*與輸出關係 *O(s)*可表示為:

$$Z(s) = \frac{O(s)}{G(s)} \tag{3.42}$$

中間訊號 *Z(s)*與輸入關係 *A(s)*可表示為:

$$I(s) - O(s)F(s) = Z(s) \tag{3.43}$$

將式(3.42)帶入(3.43)取代其中的 Z(s):

$$I(s) - O(s)F(s) = \frac{O(s)}{G(s)} \tag{3.44}$$

整理出 *I(s)*與 *O(s)*比例關係:

$$I(s) = O(s)F(s) + \frac{O(s)}{G(s)} \tag{3.45}$$

$$I(s) = O(s)\left[F(s) + \frac{1}{G(s)}\right] \tag{3.46}$$

$$\frac{I(s)}{O(s)} = \frac{F(s)G(s)+1}{G(s)} \tag{3.47}$$

$$\frac{O(s)}{I(s)} = \frac{G(s)}{F(s)G(s)+1} \tag{3.48}$$

因此可知回授模型函數為:

$$H(s)=\frac{O(s)}{I(s)}=\frac{G(s)}{1+F(s)G(s)} \tag{3.49}$$

先前討論電路轉移函數時，有提到迴路濾波器的極點以及零點，這是鎖相迴路電路中穩定或不穩定的關鍵，通常分析濾波器對於電路的影響會使用波德圖(Bode plot)，它可以簡單的對於系統增益、相位、極點與零點進行分析，判斷系統穩定性通常會透過邊限增益(Gain Margin)與相位邊限(Phase Margin)來在頻域方面進行觀察。





圖 3-13 波德圖上之邊限增益與相位邊限

如圖 3-13 所示，邊限增益為相位-180˚與增益小於 0dB 時，該點與 0dB 之間的相差值，而相位邊限則是增益為 0dB 時，此時該點相位與-180˚之間的差值。





圖 3-14 鎖相迴路組成的回授系統架構圖

若我們將順向方向定義為符號 $G$，代表系統中的增益，則逆向方向的回授訊號增益以 $B$ 來表示，於是這個系統根據式(3.48)可以將其方程式寫成:

$$H(s)=\frac{\theta_{out}}{\theta_{ref}}=\frac{G}{1+GB} \tag{3.50}$$

由圖 3-14 開迴路轉移函式 $GB$ 可由各項子電路中得出:

$$GB=K_{pd}\cdot F(s)\cdot\frac{K_{vco}}{s}\cdot\frac{1}{N} \tag{3.51}$$

由此可知決定鎖相迴路系統的穩定性，迴路濾波器的作用佔了很大一部份，若是此處出現 $GB=-1$ 的情況，系統將呈現不穩定狀態，因此我們可以對於濾波器進行分析其增益及相位的變化，以下為三類濾波器之增益函數。

系統使用 RC 型濾波器增益函數:

$$GB=\frac{K_{pd}K_{lpf}K_{vco}}{N}\cdot\left(\frac{\omega_1}{s+\omega_1}\right)\cdot\frac{1}{s} \tag{3.52}$$

系統使用 RRC 型濾波器增益函數:

$$GB=\frac{K_{pd}K_{lpf}K_{vco}}{N}\cdot\left(\frac{s+\omega_2}{s+\omega_1}\right)\cdot\frac{1}{s} \tag{3.53}$$

系統使用 PI 型濾波器增益函數:

$$GB = \frac{K_{pd} K_{lpf} K_{vco}}{N} \cdot \left( \frac{s+\omega_2}{s} \right) \cdot \frac{1}{s} \tag{3.54}$$

對 RC 型濾波器增益分析，若是輸入頻率位處低頻，斜率為-20dB/dec，而高頻則是-40dB/dec:

$$s \ll \omega_1 \text{ , } \frac{1}{s} \tag{3.55}$$

$$s \gg \omega_1 \text{ , } \frac{\omega_1}{s^2} \tag{3.56}$$

對 RRC 型濾波器增益分析，若是輸入頻率位處低頻，斜率為-20dB/dec，而中頻則是-40dB/dec，到達高頻時又變成-20dB/dec:

$$s \ll \omega_1 \ll \omega_2 \text{ , } \frac{1}{s} \tag{3.57}$$

$$\omega_1 < s < \omega_1 \text{ , } \frac{\omega_2}{s^2} \tag{3.58}$$

$$s \gg \omega_1 \gg \omega_2 \text{ , } \frac{1}{s} \tag{3.59}$$

對 PI 型濾波器增益分析，若是輸入頻率位處低頻，斜率為-20dB/dec，而高頻則是-40dB/dec:

$$s \ll \omega_2 \text{ , } \frac{\omega_2}{s^2} \tag{3.60}$$

$$s \gg \omega_2 \text{ , } \frac{1}{s} \tag{3.61}$$





圖 3-15 RC 型濾波器增益相位分析圖





圖 3-16 RRC 型濾波器增益相位分析圖





圖 3-17 PI 型濾波器增益相位分析圖

經過這些分析之後，我們可以知道圖 3-15 RC 型濾波器其增益於低頻時，式(3.55)分母部分具備一個 s，故相位為-90°，當頻率逐漸靠近高頻，到達極點相位增加-45°，到達-135°，頻率逐漸繼續升高，相位則會轉變為式(3.56)接近-180°，同理可以求出圖 3-16 RRC 型濾波器與圖 3-17 PI 型濾波器增益與相位變化，RRC 型與 PI 型都有加上零點來當作相位的補償，所以在穩定性方面會優於 RC 型濾波器。

◆ 暫態分析(Transient Analysis)

於鎖相迴路系統當中，若是需要對於電路進行完整的分析，確認其各個部份的子電路正常運作，必須於時間軸上進行觀察模擬，尤其是 PLL 電路的鎖定時間(Settling time)，藉由長時間的模擬，可以確保設計上沒有缺失，一般來說這個部分是整個 PLL 電路最耗費時間的一種模擬。





圖 3-18 彈簧振動與阻尼示意圖

若要簡單解釋阻尼，可以使用圖 3-18 的彈簧來解釋，若是將 $x$ 描述成遠離系統平衡狀態，則 $x$ 等於 0 時，系統會呈現穩定狀態，假設將彈簧懸掛起來，並往下拉至緊繃，這時，若是將彈簧放開，則它會上下震動之後才會回歸穩定狀態，隨著施加的拉力不同，又或是彈簧鬆緊程度調整，繪製成的圖也會有變化，若使用$\zeta$描述阻尼關係，則$\zeta = 1$時，彈簧會以最適當的時間回到平穩狀態，而$\zeta > 1$時，彈簧需要更久的時間才能回到初始狀態，但狀態穩定，反之，$0 < \zeta < 1$時，彈簧將會以最快速度返回初始狀態，但是震盪會較其他阻尼大，容易會在尾端持續震盪。

鎖相迴路的鎖定時間(Settling time)就是類似這個概念，會隨著應用場景的不同，有不同的鎖定時間，而這個控制因子就由迴路濾波器所決定。

### 3.1.2 鎖相迴路的應用

鎖相迴路主要被分為四類，分別為類比式鎖相迴路(Analog PLL)、數位式鎖相迴路(Digital PLL)、全數位式鎖相迴路(All Digital)及軟體鎖相迴路(Software PLL)，類比式的鎖相迴路具備高精確度以及低雜訊，但可操作的頻率範圍不大，通常會使用在操作很高頻率的量測儀器上，假如鎖相迴路架構裡面全部元件組成皆使用數位元件則稱作全數位式鎖相迴路，而只要內部有使用到類比振盪器或是類比濾波器而其他部分使用數位元件，則稱作數位式鎖相迴路，近年來隨著軟體無線電(Software Defined Radio, SDR)以及可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)的發展，透過軟體來處理訊號傳送及接收的方式也在測試通訊時，被大量使用，以 FPGA 來說，它在實際應用的場景中，可以透過軟體快速修改邏輯閘，去及時優化及修正目前電路所面臨的缺點。上述這四類鎖相迴路，在現實生活中的行動通訊領域上，以數位式鎖相迴路為大宗，因為它的製程技術於現今大量製造的情形，可以具備低成本的優勢，不但體積小，易被整合於電路板上，能源消耗方面也歸功於製程技術不斷快速往前發展而成熟。





圖 3-19 電腦簡單架構圖

以圖 3-9 的電腦架構圖中，幾乎每塊區間的控制都可以使用到鎖相迴路，通常在這類非通訊領域的溝通層面會使用全數位式鎖相迴路，比如電腦裡的大腦中央處理器(CPU)，隨著內部電晶體的數目隨著製程技術的疊代成長，與外部溝通的時候，所擁有的寄生電容隨之增加，會去限制 CPU 的運作頻率極限值，這時可以使用鎖相迴路去讓內外部電路進行同步，壓低寄生效應電容所產生的訊號延遲。再來，由 CPU 下達指令

時，通常需要透過匯流排總線(Bus)來對於每個不同應用的單元來下達指令，匯流排的速度會隨著不同單元的通訊需求而有所不同，所以於電腦的主機板上必須要有一個時脈產生器(Clock Generator)，來使用基礎頻率讓每個單元去依照這個頻率作為標準，再產生出用於匯流排上面溝通的頻率，近年來作為 PCI Express 為外部溝通管道的裝置成為市場上的主流，連圖形處理器(GPU)也轉往這個系統，主因是擴充性與相容性佳，可以透過通道的增加，加快資料傳輸的速度，以 2021 年發佈的 PCI Express x16 通道來說，單向傳輸能力達到 128 GB/s，這最直接的影響就是譬如目前支援以 Thunderbolt 接口作為 I/O 的外部裝置，其傳輸速度可達 40 Gbit/s，這也是單一接口可以提供多裝置輸入輸出的主因，這其中的技術會用到所謂的時脈資料回復電路(Clock and Data Recovery Circuit, CDR)，因為 PCI Express 之傳輸方法是透過串列傳輸的方式進行，於其內部常使用到鎖相迴路去同步傳送端並列轉串列以及接收端串列轉並列的資料。





圖 3-20 軟體無線電運作概念圖

FPGA 與 SDR 的發展對於測試傳輸環境乃至於教育環境有很大的幫助，傳統在學校學習的時候，主要著重於理論推理，但實際環境應用時可能會存在變數，就以大學時期的通訊課程所使用的 Zedboard (Xilinx FPGA Board) 與 Analog Devices AD9361 (RF Board)，將兩者結合起來，其 RF 發射接收頻率可達 6GHz，可以利用 MATLAB Simulink 對於通訊系統的傳送及接收進行實體實驗，由於操作於 2.4GHz 的應用過多，容易對於系統造成干擾，所以通常會更改其中的傳送接收頻率再進行實驗，其中的時序回復電路，也會使用到鎖相迴路來幫助進行訊號同步處理。





圖 3-21 使用軟體無線電發射端實驗概略圖





圖 3-22 使用軟體無線電接收端實驗概略圖

具體作法於圖 3-11 的傳送端當中，首先將二進制資料四相位偏移調變（Quadrature Phase Shift Keying, QPSK）以及正交振幅調變(Quadrature Amplitude Modulation)，這裡使用的是 4-QAM 進行調變，運用圖 3-13 格雷碼(Gray code)的方式 00、01、11、10，相鄰間隔差一位元，能降低對訊號頻繁更動造成的誤差，反之圖 3-12 中，接收端將接收到的資料一樣進行解調，即可得到當初傳送端傳送的資料。





圖 3-23 格雷碼調變星座圖

## 3.2 相位頻率偵測器(Phase Frequency Detector)

本論文使用真單相時脈電路(True Single Phase Clock, TSPC)[26]，作為 PFD 相位比對的電路，如圖 3-24，除了具備傳統 PD 架構中比對相位的功用，也有了識別頻率功能。





圖 3-24 此篇論文的相位頻率偵測器電路圖







圖 3-25 相位頻率偵測器佈局圖




(a) (b)

圖 3-26 (a)相位差與輸出關係圖；(b)偵測盲點區域圖

使用此架構的 PFD 可以檢測的相位差範圍於−2π~2π 之間，如圖 3-26 (a)，可以觀察到相位差值越大的時候，會有越大的輸出電壓值。設計 PFD 時，除了需要考量到輸入的頻率，對於電路來講可不可以正常運作之外，還要知道相位差能被判斷的最小容許值，而實際輸入的參考訊號源 *Fref* 與回授訊號源 *Ffd*，在比對時，若實際上是存在有相位差，而電路卻在工作的時候卻無法判斷出是輸出 *UP* 或者是 *DOWN* 訊號，這時就稱這個現象為偵測盲點區域(Dead Zone)，也就是說，若是鎖相迴路系統之輸出入訊號運作於此區域時，會對於下一級電路的充電失去電壓脈衝，假如下一級電路使用的是充電幫浦(Charge Pump)，那麼電路就會失去充放電的功能，若是 Dead Zone 範圍較大的電路，則可能產生失去鎖定或是誤鎖定的現象發生。




(a) (b)

圖 3-27 (a)$F_{ref}$ 領先 $F_{fd}$ 0.05nsec 之模擬；(b)$F_{ref}$ 領先 $F_{fd}$ 0.01nsec 之模擬

我們可以由圖 3-27 (b)觀察出若是輸入與輸出訊號兩者相位差值很小時，會發生無法完整判斷的時候，而通常由於 VCO 會有些許的不規則自然抖動，為了讓其追蹤相位的變動，設計 PFD 時並不會完全的設計成沒有 Dead Zone。





圖 3-28 相位偵測器 $F_{ref}$ 相位領先於 $F_{fd}$ 電路模擬輸出圖





圖 3-29 相位偵測器 $F_{ref}$ 相位落後於 $F_{fd}$ 電路模擬輸出圖

這邊若是討論一般鎖相迴路中 PFD 的運作過程，我們首先從圖 3-28 *Fref* 相位領先於 *Ffd* 進行觀察，當 *Fref* 領先 *Ffd* 時間 T 之時，*Fref* 觸發 PFD 的上半電路，而從 *UP* 輸出一個脈波訊號，而 *Ffd* 觸發下半電路，對於 *UP* 與 *DOWN* 的輸出影響皆為 Low 狀態。

圖 3-29 對於 *Fref* 相位落後於 *Ffd* 進行觀察，當 *Fref* 落後 *Ffd* 時間 T 之時，*Ffd* 觸發 PFD 的下半電路，而從 *DOWN* 輸出一個脈波訊號，而 *Fref* 觸發上半電路，對於 *UP* 與 *DOWN* 的輸出影響皆為 Low 狀態。





圖 3-30 相位偵測器 $F_{ref}$ 相位與 $F_{fd}$ 相等時電路模擬輸出圖

圖 3-30 *Fref* 相位等於 *Ffd* 進行觀察，這時候由於上半電路與下半電路皆為 Low 狀態，*Fref* 與 *Ffd* 有相同的表現狀態，所以可以視為靜止態無輸出。

NTPU

## 3.3 充電幫浦(Charge Pump)

從 3.1.1 節當中得知，PI 型的濾波器結構能較為穩定，可以提供壓控振盪器較低外部影響的控制電壓，除了運算放大器會佔去很大部分的開發成本外，本論文所使用的 TSPC 架構的兩個輸出訊號，需要一個電路去將兩者轉換成穩定的訊號，而充電幫浦(Charge Pump, CP)就適合將 PFD 比對後的差值等比例轉換成電流訊號，後續再經由迴路濾波器將 CP 輸出的電流轉換成穩定的電壓訊號。





圖 3-31 PFD 與 CP 模型

圖 3-31 為 PFD、CP 與低通濾波結合時的電路模型，當參考訊號 $F_{ref}$ 比回授訊號 $F_{fd}$ 的頻率還高，或是相位領先時，此時 PFD 輸出訊號 *UP* 有一脈波，促使 CP 將開關 $S_1$ 打開，此時固定電流 $I_1$ 會對 $C_{lpf}$ 電容進行充電動作，此時電容的電壓回隨著時間的增加逐漸變大。

第二種情況，若是參考訊號 $F_{ref}$ 比回授訊號 $F_{fd}$ 的頻率還低，或是相位落後時，此時 PFD 輸出訊號 *DOWN* 有一脈波，促使 CP 將開關 $S_2$ 打開，此時固定電流 $I_2$ 會對 $C_{lpf}$ 電容進行放電動作。

第三種情況，若是參考訊號 $F_{ref}$ 與回授訊號 $F_{fd}$ 具有相同頻率，或是相位相等時，此時 PFD 輸出訊號無動作，CP 既不會讓電容充電也不會讓他放電，這時輸出電壓 $V_{ctrl}$ 就會維持恆定的電壓值。





圖 3-32 此篇論文的充電幫浦電路圖[27]





圖 3-33 相位頻率偵測器與充電幫浦佈局圖

此篇論文使用的充電幫浦(Charge Pump)架構[27]，為開關位於閘級(Gate)端的 CP，為了維持電路的穩定操作，這邊需要使用長通道的電路元件，來避免短通道效應(Short Channel Effect)於 CMOS 製程微小化時，導通電壓值的縮小，可以由圖 3-33 佈局圖中觀察出來，佈局圖由左而右分別為 PFD、進入 CP 前做為緩衝用的反相器與傳輸閘，以及右方的 CP，其中為了降低被動元件在製程上的誤差，而使用電流鏡(Current Mirror)提供電路電流，電流鏡因為常常運作於大電流的狀態，所以通過閘級端較大的 Poly 來避免此現象。





圖 3-34 通道長度調變示意圖

通道長度調變(Channel-length Modulation)所造成的影響也是需要對閘級通道加寬的原因，其中的$\lambda$為通道長度調變之係數，故我們可以從電晶體飽和區公式(3.60)得知，這個情形發生的時候，電晶體工作於飽和區之斜率不為零，會有不理想的電流產生，改善方法也就是加大 L 值，因為對於長通道的情形，其$\lambda$值較小，$I_D$ 會比較趨向於理想情況。

$$I_D \approx \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{th})^2(1+\lambda V_{DS}) \tag{3.60}$$





圖 3-35 充電幫補 I-V 充放電電流特性曲線圖

本論文 CP 的充放電電流值設定於 200uA，電流越小，如果需要像本篇論文將 LPF 放至於晶片當中，則縮小 CP 的電流可以縮小 LPF 的面積，然而可能會有充放電較慢的現象，而較小的電流也可能在電晶體尺寸上較低的匹配性，也就是較難調整至充放電一致，這是後續可以再改進的地方，圖 3-35 為圖 3-32 於輸出端掛載一個電容來進行充放電的模擬，實際情形就是 $F_{ref}$ 領先 $F_{fd}$ 時，為紅色線表示的充電狀態(Charge)，相反的，$F_{ref}$ 落後 $F_{fd}$ 時，會呈現藍色的放電狀態(Discharge)。





圖 3-36 充電幫補於相位偵測器 $F_{ref}$ 相位領先於 $F_{fd}$ 電路模擬輸出圖





圖 3-37 充電幫補於相位偵測器 $F_{ref}$ 相位落後於 $F_{fd}$ 電路模擬輸出圖

圖 3-36 與圖 3-37 將 PFD 與 CP 結合起來一起模擬，其分別表示的是 $F_{ref}$ 領先於 $F_{fd}$，以及 $F_{ref}$ 相位落後於 $F_{fd}$，輸出可以看到圖 3-36 輸出會呈現充電狀態，而圖 3-37 會呈現放電狀態。

因為我們對於相較於 3.1.1 節中 PFD 與 CP 的架構有進行更改，此時 PFD 與 CP 若將開關 $S_1$、$S_2$ 接打開，也就是沒有對於電容進行充電或放電，電容上的電壓變化量為零，可表示成以下關係式(3.61)，其 $I_{cp}$ 表示圖 3-31 CP 中兩個充放電峰值 $I_1$、$I_2$ 的的電流源，而其電路之平均電流可由式(3.61)表達:

$$I_{average} = I_{cp} \cdot \frac{\Delta\theta}{2\pi} \tag{3.61}$$

CP 將 PFD 之相位差$\Delta\theta$轉為電流，於是兩者增益可以被寫成:

$$K_{pd}\left(\frac{I_{cp}}{2\pi}\right) \tag{3.62}$$

於是乎，我們可以將系統模型更改為圖 3-42





圖 3-38 使用 CP 之鎖相迴路系統模型

## 3.4 迴路濾波器(Loop Filter)

由 3.1.1 中，可以知道迴路濾波器於電路中是決定鎖相迴路電路能否正常工作的要素[28]，他除了可以將從 CP 輸出的充放電電流轉化成 VCO 的控制電壓 $V_{ctrl}$，於濾除高頻部分不被需要的雜訊，也擔任很重要的角色，將不需要的干擾因素移除，可以達到避免 $V_{ctrl}$ 抖動目的，可以有效減少了 VCO 的不穩定因子。濾波器有主要具備主動式與被動式兩種形式，主動式架構由於達到相同目的，其所需要使用的電晶體在設計上會較為複雜，電晶體數目增加，成本當然也會水漲船高，所以若是需求為將電流轉換為電壓，以及濾除高頻雜訊，主流上還是會使用架構簡單的被動式濾波器。

### 3.4.1 一階低通濾波器





圖 3-39 被動式架構之一階迴路濾波器

若我們去觀察輸入電流與輸出電壓的關係，可以理解為式(3.63)的阻抗:

$$\frac{V_{ctrl}}{I_{cp}} = Z(s) \tag{3.63}$$

電阻 $R_1$ 的阻抗寫成 $R_1$，而若將電容表達成阻抗，則其阻抗為 $1/sC_1$，將阻抗加總可得知:

$$Z(s) = R_1 + \frac{1}{sC_1} \tag{3.64}$$

若是平均情況下由迴路濾波器給予後級電路 VCO 控制電壓 $V_{ctrl}$ 可以寫成:

$$V_{ctrl} = I_{average} \cdot Z(s) \tag{3.65}$$

則可以由式(3.61)將 CP 峰值電流進行代換，於是可以得到:

$$V_{ctrl} = \frac{I_{cp} \cdot \Delta\theta}{2\pi} \cdot \left( R_1 + \frac{1}{sC_1} \right) \tag{3.66}$$

我們將式(3.66)後方阻抗部分進行通分，並轉換成方便分析極點零點形式可以得到:

$$V_{ctrl} = \frac{I_{cp}\cdot\Delta\theta}{2\pi}\cdot R_1\left(\frac{s+\frac{1}{R_1C_1}}{s}\right) \tag{3.67}$$

於是乎我們回頭看圖 3-42，這時原本 LPF 函數 $F(s)$就是 $R_1$，因此相位角輸出關係式可表示成式(3.68)，而其關係可由圖 3-44 與式(3.69)得知。

$$\theta_{out} = \Delta\theta\cdot\frac{I_{cp}}{2\pi}\cdot R_1\left(\frac{s+\frac{1}{R_1C_1}}{s}\right)\cdot\frac{2\pi K_{vco}}{s} \tag{3.68}$$

$$\theta_{out} = \Delta\theta\cdot K_{cp}\cdot K_{lpf}\cdot R_1\left(\frac{s+\frac{1}{R_1C_1}}{s}\right)\cdot\frac{2\pi K_{vco}}{s} \tag{3.69}$$





圖 3-40 使用一階 LPF 鎖相迴路系統模型

因此由此可知，若是原本只有電容 $C_1$ 作為濾波器，也可以將 CP 充放電電流轉換為控制電壓 $V_{ctrl}$，然而極點卻會促使頻率與相位不符合穩定系統的要求，因此加入電阻 $R_1$ 來增加零點。

### 3.4.2 二階低通濾波器





圖 3-41 被動式架構之二階迴路濾波器

然而由於一階迴路濾波器會在 CP 於相位比較訊號處理之後，輸出脈衝如圖 3-36 輸出 OUT 有電壓位移而上升，這種狀況的出現會使輸入後級電路 VCO 的控制電壓 $V_{ctrl}$ 容易受到影響，產生對於 VCO 振盪輸出頻率不穩定的現象。由於 VCO 輸出的訊號式屬於高頻訊號，由式(3.70)與式(3.71)得知高頻分析時，增益會由 -40dB/dec 變為-20dB/dec，所以高頻雜訊會對於 VCO 效能產生很大影響，輸出的頻率會容易飄動，相位雜訊會增加，為了抑制這個現象而產生的雜訊，於濾波器再加上一個並聯電容 $C_2$，使其成為二階濾波器。

更改為二階迴路濾波器之後阻抗更改為:

$$Z(s)=\left(R_1+\frac{1}{sC_1}\right)//\frac{1}{sC_2} \tag{3.72}$$

因此並聯運算阻抗為:

$$Z(s)=\frac{\left(R_1+\frac{1}{sC_1}\right)\cdot\frac{1}{sC_2}}{\left(R_1+\frac{1}{sC_1}\right)+\frac{1}{sC_2}}=\frac{\frac{R_1}{sC_2}+\frac{1}{s^2C_1C_2}}{\frac{C_1+sR_1C_1C_2+C_2}{sC_1C_2}} \tag{3.73}$$

$$=\frac{\frac{sR_1C_1+1}{s^2C_1C_2}}{\frac{C_1+sR_1C_1C_2+C_2}{sC_1C_2}}=\frac{sR_1C_1+1}{s\left(C_1+sR_1C_1C_2+C_2\right)} \tag{3.74}$$

為方便分析極點零點，將式(3.73)分子分母上下進行處理可以得到:

$$Z(s)=\frac{s+\frac{1}{R_1C_1}}{s\left(\frac{C_1+C_2}{R_1C_1}\right)+s^2C_2}=\frac{R_1C_1\cdot\left(s+\frac{1}{R_1C_1}\right)}{s\left(C_1+C_2\right)\left[\frac{R_1C_1}{R_1C_1}+\frac{sR_1C_1C_2}{\left(C_1+C_2\right)}\right]} \tag{3.75}$$

$$=\frac{R_1C_1\cdot\left(s+\frac{1}{R_1C_1}\right)}{s\left(C_1+C_2\right)\left[1+\frac{s}{\frac{\left(C_1+C_2\right)}{R_1C_1C_2}}\right]} \tag{3.76}$$

寫成極點與零點形式可以表達成:

$$Z(s) = K_{lpf} \cdot \frac{s + \omega_2}{s \cdot \left(1 + \frac{s}{\omega_3}\right)} \tag{3.77}$$

係數為:

$$K_{lpf} = \frac{R_1 C_1}{C_1 + C_2} \tag{3.78}$$

零點為:

$$\omega_2 = \frac{1}{R_1 C_1} \tag{3.79}$$

極點為:

$$\omega_3 = \frac{C_1 + C_2}{R_1 C_1 C_2} = \omega_2 \cdot \left(1 + \frac{C_1}{C_2}\right) \tag{3.80}$$





圖 3-42 迴路濾波器於鎖相迴路系統中之作用

迴路濾波器的實際運作可由圖 3-46 隨時間變化的 $V_{ctrl}$ 中觀察到，一開始尚未鎖定時，$V_{ctrl}$ 會上下抖動，此時抖動狀況較大，系統非常地不穩定，隨著電路的鎖定，後面的漣波振幅維持一定範圍內的固定振福上下擺動。

## 3.5 壓控振盪器(Voltage Controlled Oscillator)

振盪器的原理來自於雅克·居禮(Jacques Curie)與皮耶·居禮(Pierre Curie)於壓電效應(Piezoelectricity)上的發現，實現了電能與機械能之間的相互轉換，而最久遠的振盪器為石英振盪器(Quartz Crystal Unit, XTAL)， 其為利用大自然中天然物質石英晶體所具備的共振頻率自然產生特性，透過施加電場以及移除電場，可以令晶體變形及恢復，它最大的優點是變形小，頻率表現上非常的穩定，一般主要做為儀器端的參考訊號源之供應來源，缺點是可調變的頻率範圍小，若是電路需要較大的頻寬，則需要使用其他電路。隨著製程進步，積體化的半導體的大量應用，為了將電路盡可能的縮小，常見的振盪器逐漸朝著頻率的高可調變範圍(Turning Range)以及低相位雜訊(Phase Noise)發展，也就是所謂的電壓控制振盪器(Voltage-Controlled Oscillator, VCO)，現今主要使用於CMOS的VCO主要為環形振盪器(Ring Oscillator)以及 L-C 調諧壓控振盪器(LC-Tank VCO)。

### 3.5.1 環形振盪器(Ring Oscillator)





圖 3-43 單端輸出環形振盪器[29]

在電子學當中可以學習到，PMOS 適合充電場景，而 NMOS 適合放電場景，又由於 NMOS 的載子飄移速率為 PMOS 的 2 至 3 倍，所以使用 PMOS 與 NMOS 的結構結合起來的 CMOS 結構可以利用其互補性，去達到更好的效能要求，而輸入訊號與輸出訊號互為反向的反向器就具備上述特點，所以透過如圖 3-47 將輸出訊號重新拉回輸入端的這個動作，讓訊號再經過每一級反向器的時候能被延遲單位時間，最後回授到第一級讓這個迴圈不斷進行，來達成振盪效果，一般若是要加入電壓 $V_{ctrl}$ 來控制頻率，會在其中加入對於雜訊敏感度較小的 PMOS 電容來加以控制。

而其振盪頻率簡單來講，就是若有 n 級反向器則環形振盪器輸出頻率則為:

$$f_{out} = \frac{1}{2 \cdot n \cdot T_{delay}} \tag{3.81}$$

環形振盪器在優勢上為占用較小的晶片面積，消耗功率也比較低，然而會使用到大量的主動元件，容易受到雜訊的干擾，所以佈局走線上需要考量到許多電阻電容的寄生效應，去對電路進行效能補償。






圖 3-44 輸出差動態環形振盪器

由於現今的收發機架構，如圖 1-3 的後級電路傳送或接收時需要對其中的 I 與 Q 進行處理，接下來他們的工作是負責將有進行處理過的資料進行頻率、振幅又或是相位的調變與解調變，所以差動輸出是對於後端處理很重要的一環，差動輸出的好處是可以將訊號傳輸之間的雜訊互相消除掉，原因大致可以視為若有相同相位的兩個訊號在兩條互相靠很近的導線上，兩條導線的訊號會產生耦合效應互相影響，而雜訊在疊加的狀態會被放大而嚴重影響電路，最後訊號會失真崩壞，這時若能透過將訊號相位相反之後在進行傳送，則此時雜訊也會互相呈現相反狀態，而互相抵銷，這是在傳輸線上很重要的應用。

環形振盪器基於其面積小的優點，加上後人努力的對於缺陷進行補償，更歸功於製程技術不斷的進步影響下，在電腦的傳輸資料介面端有很多的應用，如 3.1.2 節提到的 PCI Express 傳輸介面，正是如今在電腦硬體界火熱討論的傳輸規格。

### 3.5.2 L-C 調諧壓控振盪器(LC-Tank VCO)




(a) (b)


圖 3-45 L-C 電路 (a)理想狀況；(b)實際情形

如果將電容以及電感如圖 3-45 所示組合成一個 L-C 電路[23][25]，此時其共振頻率可視為:

$$f_0 = \frac{1}{2\pi} \cdot \frac{1}{\sqrt{LC}} \tag{3.82}$$

之所以能產生共振是由於電感的阻抗值與電容的反向阻抗值相等，如下式所示:

$$2\pi f_0 L = \frac{1}{2\pi f_0 C} \tag{3.83}$$




(a) (b)

圖 3-46 L-C 結構振盪器 (a)振盪器電路圖；(b)電晶體模型

但我們應該都知道，實際狀況不如想像中美好，如圖 3-45(b)電感本身可能會附加上一個寄生電阻，而讓電路特性具有損耗，所以需要去使用能產生與電阻特性相反的負電組，所以當電路為交流模型時，電流可以表示成下式:

$$I = g_m V_{GS2} = -g_m V_{GS1} \tag{3.84}$$

又交流訊號的差值寫成:

$$V = V_{GS1} - V_{GS2} \tag{3.85}$$

故 $V_{GS1}$、$V_{GS2}$ 可寫成

$$V_{GS1} = -\frac{I}{g_m},\ V_{GS2} = \frac{I}{g_m} \tag{3.86}$$

將式(3.86)帶回式(3.85)可以得到下面結果:

$$V = -\frac{I}{g_m} - \frac{I}{g_m} = \frac{-2I}{g_m} \tag{3.87}$$

將其移項之後，可得到阻抗值:

$$Z = \frac{V}{I} = \frac{-2}{g_m} \tag{3.88}$$





圖 3-47 LC-Tank VCO 架構圖

本論文所使用的 VCO 架構，使用互補式交叉的結構，如圖 3-47，於不增加大量電流的情形之下，去增加電路的轉導 $g_m$，又由於 PMOS 先天性的結構其基底層為 N 型井，對於電源端具有更大的抗雜訊能力，所以可以具備較低的雜訊，而使用此結構也可以較容易的調整電晶體，去觀察輸出訊號的變動，對於最佳化設計是很大的助力。此電路中使用的陣列式可變電容，可以大幅提升 VCO 的頻率可調性。

### 3.5.3 正交輸出壓控振盪器(Quadrature-VCO)





圖 3-48 LC-Tank QVCO 架構圖

正交輸出壓控振盪器[23]，其輸出會有四個不同的相位，分別為 0˚、90˚、180˚、270˚，電路如圖 3-48 所示，而這邊使用中心抽頭的電感，來節省有限的電路布局空間，然而缺點當然是少了 PMOS 來控管電源端，會讓電流變大，也會使得雜訊增加。

### 3.5.4 VCO 電路架構





圖 3-49 此篇論文的 LC-Tank VCO 電路圖







圖 3-50 LC-Tank VCO 佈局圖




(a) (b)

圖 3-51 LC-Tank VCO Buffer (a)電路圖；(b)佈局圖


圖 3-50 為依照圖 3-49 電路圖來佈局的 LC-Tank VCO，因為採用 Open Drain 的量測形式，為了避免大電流會使電晶體遭到擊穿，對整個系統電路造成損壞，所以除了重新繪製電晶體預設的尺寸之外，還加入了電流鏡來有效限制電流。




(a) (b)

圖 3-52 壓控振盪器 (a)起振時間圖；(b)控制電壓對頻率的影響

圖 3-54 中為對於壓控振盪器所做的模擬，(a)圖中可以觀察出 VCO 電路的起振時間大約位於 3nsec，而後續持續增大，直到 6nsec 之後呈現穩定振盪狀態，(b)圖中則是使用 0V 到 1.8V 的電壓進行輸入 $V_{ctrl}$，所得到的 VCO 輸出頻率 5.25GHz 至 5.86GHz。




(a) (b)

圖 3-53 壓控振盪器 (a)輸出振幅圖；(b)輸出頻譜圖

圖 3-55(a)是將圖 3-54 VCO 隨著時間變化的圖進行放大，可以觀察到兩個電壓振幅大小相同為 1.1V，而相位相差 180°，若是將(a)圖進行傅立葉轉換，可以得到(b)圖中看到的這一根明顯較高的輸出頻率，為 5.51GHz，功率則是-7.68dBm。

### 3.5.5 QVCO 電路架構





圖 3-54 此篇論文的 LC-Tank QVCO 電路圖[30]





圖 3-55 此篇論文的 LC-Tank QVCO 電容陣列電路圖

本篇論文所使用的 QVCO 架構圖 3-54，同樣有使用 LC-Tank 的結構，如圖 3-55，來增加頻率可調性，也就是所謂的操作頻寬。





圖 3-56 LC-Tank QVCO 核心佈局圖

圖 3-56 為 QVCO 核心佈局圖，因為高頻訊號容易衰減，必須將電路盡可能地靠近放置，但是過近又會產生不需要的耦合寄生效應，所以必須去找尋到適合的工作甜蜜點，佈局的對稱性也會影響實際因為製程誤差可能所產生的錯誤，所以佈局考量上要非常注意，而電源線的走線也要注意是否過小，而讓電流過不了而使得線路毀壞。





圖 3-57 LC-Tank QVCO 之 MOS 部分佈局圖





圖 3-58 QVCO 四相位輸出





圖 3-59 QVCO 四相位輸出頻譜

根據圖 3-58 可以觀察出，QVCO 的四個輸出相位有確實相差 90°，將振幅與時間轉換為頻譜之後，其頻率位於 5.23GHz，且有 6.53dBm 的輸出功率。





圖 3-60 QVCO 相位雜訊






圖 3-61 QVCO 電壓調變曲線

圖 3-60 圖 3-61 為 QVCO 使用諧波分析的模擬，可以分別看出於截止頻率 1MHz 時，具有-115dBc/Hz 的相位雜訊，電路操作頻率為 4.98GHz 至 5.60GHz。

### 3.5.6 相位雜訊(Phase Noise)

提出方便用來在輸出頻譜上，適合分析振盪器的線性模型是 D.B Leeson[33]，由 T. Lee 補充，相位雜訊是屬於頻域上的觀察，若是時間上的觀察通常會稱作抖動量(Jitter)，之所以需要對振盪器分析其相位雜訊，之所以需要探討相位雜訊是因為組成 VCO 的元件當中，有很多皆會產生雜訊[22][23][25]，不論是主動元件的電晶體又或是被動元件的電感、電阻與電容，這些元件皆會帶給電路在通訊領域上很大的挑戰性，將會影響接收與發送的精準度，若是精準度差，則會造成錯誤率提高，降低系統整體的穩定度。




(a) (b)

圖 3-62 VCO 相位雜訊分析 (a)理想 VCO 輸出訊號頻譜；(b)VCO 輸出訊號頻譜

我們知道在最理想的情況，VCO 輸出會如同圖 3-62(a)一般有一個功率高的單一頻譜，然而現實卻是位於中心震盪頻率($f_{center}$)旁邊呈現類似裙帶的現象，這現象會隨著雜訊的增加而變得十分明顯，其定義為:

$$L\{\Delta f\} = \frac{f_{center} + \Delta f \text{之功率於} 1MHz \text{頻寬內}}{\text{載波總功率}} = \frac{(1Hz - BW) \cdot N}{P_{out}}$$

## 3.6 除頻器(Frequency Divider)

除頻器的種類被分為兩大類[31]，分別是類比式與數位式除頻器，其目的都是為了將 VCO 輸出的訊號進行降頻，以讓 PFD 能順利得比較相位，類比式除頻器可以處理頻率較高的訊號，而數位除頻器則相反，若是需要平衡功耗，通常會將這兩者除頻器進行結合，也就是類比式除頻器作為 VCO 輸出之後的除頻級，而後續經數位除頻之後輸出的訊號再交由 PFD 來進行比對。

### 3.6.1 前置除頻器(Prescaler)





圖 3-63 前置除頻器之簡圖





圖 3-64 Latch 1 與 Latch 2 電路圖






圖 3-65 偏壓電流電路圖

本論文所使用的前置除頻器為類比式架構的除頻器，如圖 3-63，其名稱為(Current-Mode Logic, CML)，圖 3-64 中其結構具有兩對差動對(Differential Pair)以及再生對(Regenerative pair)組成一個 CML 除頻器，具有不需全擺幅的電壓即可驅動的優點，是很適合當作預除器的一種除頻器，為了避免過大的電流損壞晶片，以及過多的雜訊而影響到電路，所以透過電流鏡的組成來避免掉這個問題。




(a) (b)

圖 3-66 前置除頻器 (a)輸入輸出訊號振幅圖；(b)輸入輸出訊號頻譜圖

從圖 3-66(a)可以看出除頻前後的訊號變化，而 3-66(b)轉成傅立葉就能很快地得知這是一個具有除二功能的高速前置除頻器，由 VCO 輸出的功率 6.086 dBm，頻率 5.51GHz，變為輸出的功率 6.27 dBm，頻率 2.755GHz。





圖 3-67 前置除頻器之佈局圖

圖 3-67 為除頻器的佈局圖，為了維持電路的可用性，具備最小的製程誤差，其佈局圖必須採用對稱性繪製。

NTPU

### 3.6.2 真單向時脈式除頻器(True Single Phase Clock Divider)





圖 3-68 本論文除頻器數目





圖 3-69 本論文使用的 TSPC 除頻器





圖 3-70 單級除 2 之 TSPC 除頻器佈局圖





圖 3-71 五級 TSPC 除頻器

於前置除頻器之後，接上五級的數位式除頻器，如圖 3-68，圖中每一個 TSPC 小方格，皆由圖 3-69 的電路組合而成，TSPC 的電路好處為其只需要一個時脈訊號，不需要額外給予反向訊號，在電路複雜度上可以較為簡化，功耗想當然爾也會較低，佈局上可以將圖 3-70 的 TSPC 除頻器從左往右排列，以實現快速套用的目的，然而需要注意的是單級 TSPC 除頻器無法對於過高的頻率進行除頻，所以通常需要多級 TSPC 的組合，需要額外注意多級疊接的延遲問題，本篇論文使用類比除二以及數位除三十二，總共除數為除六十四，輸出結果如圖 3-71，為 86MHz。

## 3.7 可變電容延遲元件(Varactor Delay Element)





圖 3-72 可變電容延遲元件電路圖[34]






圖 3-73 可變電容延遲元件佈局圖

本篇論文於除頻器將頻率降至與與參考訊號源同頻率後，將使用兩個緩衝反向器搭配可變電容來讓輸出返回 PFD 與參考訊號比對的電壓能發生延遲，藉以增加系統可調整變數。




(a) (b)

圖 3-74 可變電容 (a)電容與延遲曲線；(b)控制電壓與時間關係圖

於圖 3-74(a)中可以觀察出，隨著可變電容的控制電壓 $V_{ctrl2}$ 的增加，相較於未經過延遲的訊號時間差值也越來越大，若是將延遲時間統計後可以得到圖 3-74 的控制電壓與時間關係圖。

NTPU

# 第四章 電路模擬與量測

於本篇論文中，所使用之設計軟體、佈局晶片軟體以及量測工具皆由國家實驗研究院台灣半導體研究中心(Taiwan Semiconductor Research Institute, TSRI)提供，全為正版，絕無侵權，特此聲明。此篇論文於 TSRI 下線製作三次晶片，包含兩組鎖相迴路晶片以及一組四相位壓控振盪器晶片，以下結果依據下線晶片次序作為排序。

## 4.1 鎖相迴路電路模擬結果





圖 4-1 鎖相迴路調整延遲元件之鎖定模擬圖





圖 4-2 延遲元件電壓改變對回授訊號影響模擬圖

圖 4-1 為鎖相迴路的鎖定圖，若我們對於可變電容延遲元件的控制電壓 $V_{ctrl2}$ 進行調整，由 0.1V 調整至 1.5V，可以發現電路鎖定的時間會受到影響，進而使其鎖定時間從左方為調整前的 3usec 至 4usec 提前至 2.5usec 至 3usec 之間鎖定，而受到改變的還有回授到相位頻率偵測器(Phase Frequency Detector)的回授訊號，可以由圖 4-2 觀察到藍色部分短虛線表示的 $F_{fd}$ 的回授訊號波形之電位在時間上發生較慢爬升的現象。





圖 4-3 VCO 差動訊號輸出振幅圖





圖 4-4 VCO 差動訊號輸出頻譜圖

圖 4-3 為鎖相迴路系統中，電壓控振盪器(Voltage-Controlled Oscillator)之訊號差動輸出，模擬圖為 VCO 經由緩衝器(Buffer)後之訊號，於系統穩定鎖定後輸出訊號壓降 $V_{P\text{-}P}$ 約為 554mV。圖 4-4 為將 VCO 差動訊號輸出振幅經過傅立葉轉換之運算後所得到的運算結果圖，而頻譜上 y 軸(VCO Power)最高點-7.86dBm 則為鎖相迴路系統的操作頻率 5.5GHz。

佈局後模擬(Post-Layout Simulation)，是將設計好的電路，使用 EDA 軟體繪製佈局圖(Layout)之後，為了更接近晶片實際製作出的情形，而必要進行的步驟，因為電路實際上會因為繪製走線的時候產生許多寄生效應，而改變原本預期應該有的電路效能，這裡使用 TSRI 提供的 EDA 授權軟體於新竹的遠端伺服器上進行模擬，但因遠端電腦伺服器對於每個實驗室之使用容量有限制，故佈局後模擬檔案能使用的模擬時間較少。





圖 4-5 鎖相迴路調整延遲元件之鎖定佈局後模擬圖





圖 4-6 延遲元件電壓改變對回授訊號影響佈局後模擬圖

圖 4-5 為佈局後模擬(Post-Layout Simulation)，模擬晶片製作後可能會受到的製程影響，可以得到與佈局前模擬 (Pre-Layout Simulation)有存在差異的結果，若同樣的對 $V_{ctrl2}$ 可變電容延遲元件電壓由 0.1V 至 1.5V 進行調整，則電路鎖定的時間會受到佈局的影響而有所延後，會落於 3.5usec 至 4usec 之間，圖 4-6 的相位頻率偵測器(Phase Frequency Detector)回授訊號也會得到些許改變，但與佈局前模擬的結果大致相符，藍色部分短虛線於 $F_{fd}$ 回授訊號波形之電位在時間上有一樣的緩慢爬升現象。





圖 4-7 差動訊號輸出佈局後模擬振幅圖





圖 4-8 VCO 差動訊號輸出佈局後模擬頻譜圖

由於遠端電腦伺服器於佈局後模擬，有使用容量限制，取樣率過高會導致系統崩潰，且佔用過多資源時模擬任務會被移除，故取樣率低結果會呈現圖 4-7 類似三角波的圖形，避免資源占用過多，圖形於表示時只導引出單端輸出，為避免可能錯誤，與後續遭遇對本論文不必要的猜忌，下頁將使用 TSRI 提供的 HSPICE 軟體模擬方案再而外進行模擬確認。





圖 4-9 使用 HSPICE 軟體進行佈局後模擬振幅圖

避免對於圖 4-7 中，產生的三角波模擬結果有質疑，圖 4-9 使用 HSPICE 再次對於同一個佈局圖進行模擬，可以得到與先前圖 4-3 中類似的波型圖，頻率與圖 4-8 相符，皆為 5.51GHz。

## 4.2 鎖相迴路電路量測結果

### 4.2.1 鎖相迴路佈局設計





圖 4-10 鎖相迴路晶片之全電路佈局圖

具延遲電路調整之 5GHz 鎖相迴路全電路佈局圖如圖 4-10，總共有 22 個腳位供給後續量測與電路板打線作業使用，晶片面積為 0.82mm x 1.2mm，使用台灣積體電路製造股份有限公司(Taiwan Semiconductor Manufacturing Co., Ltd.)提供之 0.18 um 1 Poly 6 Metal 標準 CMOS 製程(全稱為 TSMC 0.18 UM CMOS Mixed Signal RF General Purpose MiM Al 1P6M 1.8&3.3V)進行晶片設計與佈局。由於高頻電路訊號較為敏感，容易受到互相干擾而產生雜訊，故將晶片分為位於上方的類比電路和下方的數位電路操作區，除了透過分區以及進行訊號線附近區域淨空方式降低干擾及耦合效應，訊號線至輸出 PAD 上也加入緩衝器(Buffer)來避免內部訊號量測時受到探針或 PCB 棒線效應影響。





圖 4-11 全電路晶片 I/O 端腳位編號

表 4-1 晶片 I/O 端腳位規劃表

| | | | | | |
|---|---|---|---|---|---|
| 1 | *VB1* | Supply for Array of Varactors | 12 | *VDD* | Supply for Digital Circuit |
| 2 | *GND* | Ground for chip | 13 | *GND* | Ground for chip |
| 3 | *VDD* | Supply for Analog Circuit | 14 | *Vctrl* | Test for Vctrl |
| 4 | *VDD* | Supply for Analog Circuit | 15 | *Vctrl2* | Supply for Delay Element |
| 5 | *GND* | Ground for chip | 16 | *GND* | Ground for chip |
| 6 | *VB2* | Supply for Array of Varactors | 17 | *VDD2* | Supply for Digital Circuit |
| 7 | *GND* | Ground for chip | 18 | *GND* | Ground for chip |
| 8 | *D2* | Output for VCO | 19 | *Fref* | Reference frequency |
| 9 | *GND* | Ground for chip | 20 | *GND* | Ground for chip |
| 10 | *Ffd* | Test for feed back | 21 | *D1* | Output for VCO |
| 11 | *GND* | Ground for chip | 22 | *GND* | Ground for chip |

將類比電路與數位電路之電源進行分流，主要原因為線路上的電流大小不同所致，若是將敏感的數位電路與大電流變化的類比電路進行共用，會有導致電路操作不穩定的情形發生，彼此也容易相互影響，嚴重情況下甚至會讓系統崩潰而無信號輸出，或是雜訊過大使得儀器無法測量，所以根據電路的特性的不同，予以進行分類，在佈局考量上是實屬至關重要的。




圖 4-12 製作完成之全電路 PCB





圖 4-13 晶片腳位與 PCB 元件位置對應圖

因應後續晶片其他應用可能性及測試可行性，將使用晶片貼合於 PCB 板之方式進行處理，並使用金線進行執行打線作業(Wire Bonding)，金線除了具備良好的導電性及不易氧化的特性，再加上延展性，使其在微米級線材製作上不易斷裂，故採用金線作為打線材料。此電路板採用 FR-4 雙層板製作，面積為 82.3mm x 49.8mm，金屬層使用金箔厚為 35um，板厚為 0.8mm，以化學沉金方式進行表面處理，以利手工焊上被動元件。

### 4.2.2 鎖相迴路量測結果





圖 4-14 On PCB 量測電源示意圖

表 4-2 On PCB 量測電源表

| 編號 | 3 | 4 | 9 | 10 |
|---|---|---|---|---|
| 類比電源 (V) | 1.8 | 0.9 | 1.8 | 0.9 |

| 編號 | 1 | 2 | 5 | 6 | 7 | 8 | 11 | 12 |
|---|---|---|---|---|---|---|---|---|
| 數位電源 (V) | 1.2 | 0.6 | 0-1.5 | 1.8 | 1.2 | 0.6 | 0-1.5 | 1.8 |

於圖 4-14 當中可以觀察到供給電源端部分，將電源種類進行分類並分開提供兩種類型之電源，大電流類比電源由 Keysight E3643A 提供，數位電源則由 Keithley 2230 負責供給電壓，每台電源供應器皆有額外加上用於穩壓作用的大電容，並且將 PCB 之接地於晶片外部進行共地，避免元件因瞬間電流過大而被燒毀的可能性產生。





圖 4-15 On PCB 量測訊號 I/O 端示意圖

圖 4-15 為儀器端輸入訊號與 PCB 輸出訊號接線示意圖，圖中由訊號產生器(Keysight E8663D)負責提供作用於鎖相迴路的輸入訊號，示波器(Keysight DSA91204A)則使用來比對鎖相迴路系統當中，壓控振盪器經過除頻器以及電容延遲元件之後的輸出頻率 $F_{fd}$ 與輸入頻率 $F_{ref}$ 之間的關係，接下來國研院台灣半導體研究中心通常在使用信號分析儀(Keysight E5052B)量測前會先要求進行頻譜分析，確保晶片輸出訊號可供量測，否則無法執行後續動作，故這邊採用具有頻譜分析功能的儀器 Keysight N9020B 與 Keysight E4407B 作為量測 $F_{vco}$ 輸出，後續再由信號分析儀來對電路進行更細部的分析。

量測時，訊號輸入端須加上 DC Block，作用是用來避免有電流輸入晶片導致擊穿電晶體，使 IC 損壞，輸出端則是避免貴重儀器受到晶片電流而損壞，$F_{VCO}$ 的部分使用 Bias-Tee 之後再連接至儀器，是因為電路設計時的 Buffer 採用汲極端開路(Open Drain)的方式設計，透過調整 Bias-Tee 偏壓來讓緩衝放大電路可以正常運作。





圖 4-16 PLL1 輸出頻譜圖





圖 4-17 PLL2 輸出頻譜圖

圖 4-16、圖 4-17 為 PCB 板上的兩塊晶片，其鎖相迴路系統中的 $F_{VCO}$ 輸出頻譜圖，可以看到這兩塊晶片的操作頻率皆位於 5.37GHz 左右，與圖 4-4 VCO 差動訊號輸出頻譜圖設計時的頻率 5.50GHz 相差 0.13GHz，輸出振幅則是因為量測儀器不同，在損耗上有些許誤差。





圖 4-18 $F_{ref}$ 與 $F_{fd}$ 訊號輸出波型





圖 4-19 PLL 之 VCO Phase Noise 分析圖

圖 4-18 為 $F_{ref}$ 與 $F_{fd}$ 之訊號對比圖，由於國研院台灣半導體研究中心儀器於頻率 80MHz 只有弦波，故於 $F_{ref}$ 輸入端在進入相位頻率偵測器前利用 2 個反相器，來讓弦波轉換成方波使相位頻率偵測器可以去將 $F_{ref}$ 與 $F_{fd}$ 進行比對作業。圖 4-19 為鎖相迴路系統中，其壓控振盪器之相位雜訊，於 1MHz 時，此時的相位雜訊為-111 dBc/Hz。

表 4-3 鎖相迴路電路之文獻比較表

| | This work | [35] | [36] | [37] |
|---|---|---|---|---|
| CMOS Tech. (nm) | 180 | 180 | 180 | 130 |
| Supply Voltage | 1.8 V | 1.8 V | 1.8 V | 1.2 V |
| Current Dissipation | 9.5 mA | 11 mA | 9.5 mA | 22.7 mA |
| Division | 64 | 8/10 | 4 | Frac-N |
| Reference Frequency (MHz) | 83.75–92.96 | 10 | 4.7 | 50 |
| Operation Frequency (GHz) | 5.36–5.95 | 5.27–5.6 | 4.9–5.3 | 2.3–2.4 |
| Locking Time ($\mu$s) | < 6 | < 20 | <10 | - |
| Controllable Delay Time (ps) | 63–203 | - | - | - |
| Controlled-voltage of VCDL (V) | 0~1.8 | - | - | - |
| Phase Noise @1MHz (dBc/Hz) | −111 | −114 | −118 | −120 |
| Reference Spurs (dBc) | <−48 | <−70 | <−71 | <−72 |
| Chip Area ($mm^2$) | 0.984 | 1.610 | 1.61 | - |

NTPU

## 4.3 四相位壓控振盪器模擬結果





圖 4-20 QVCO 差動訊號輸出振幅模擬圖





圖 4-21 QVCO 差動訊號輸出頻譜模擬圖

圖 4-20 為四相位電壓控振盪器(Quadrature Voltage-Controlled Oscillator)之訊號輸出，模擬圖為 QVCO 經由緩衝器(Buffer)後之訊號，於輸入電壓 $V_{ctrl}$ 為 0.9V 時，輸出訊號壓降 $V_{P\text{-}P}$ 約為 554mV，操作頻率為 5.23GHz。圖 4-21 將圖 4-20 之 QVCO 振盪頻率作傅立葉轉換，而頻譜上 y 軸最高點-0.28dBm 為 QVCO 之 $V_{ctrl}$ 位於 0.9V 操作頻率 5.23GHz。





圖 4-22 QVCO 可調變頻率範圍模擬圖





圖 4-23 QVCO 相位雜訊模擬圖

圖 4-22 為四相位電壓控振盪器(Quadrature Voltage-Controlled Oscillator)之可調變頻率範圍，QVCO 的控制電壓 $V_{ctrl}$ 為 0V 時，輸出振盪訊號為 4.98GHz，而當 $V_{ctrl}$ 為 1.8V 時，訊號輸出則是 5.60GHz，操作頻寬總共 620.30MHz。QVCO 之相位雜訊則呈如圖 4-23 所示，$V_{ctrl}$ 為 0.9V 時，距離中心頻率 1MHz 之相位雜訊為-115dBc/Hz。





圖 4-24 QVCO 差動訊號輸出振幅佈局後模擬圖





圖 4-25 QVCO 差動訊號輸出頻譜佈局後模擬圖

圖 2-24 為佈局後之 QVCO 差動訊號輸出，可以得到四個輸出具有相位差，但無法做出與先前圖 4-20 模擬時相同誤差完全 90 度，圖 4-25 將訊號進行傅立葉分析，





圖 4-26 QVCO 可調變頻率範圍佈局後模擬圖





圖 4-27 QVCO 相位雜訊佈局後模擬圖

圖 4-26 為佈局後的電路可調變頻率範圍模擬圖，其頻率範圍隨電壓升高從 4.9GHz 至 5.4GHz，頻寬約為 500MHz，較設計時圖 4-22 減少 100MHz 左右，QVCO 之相位雜訊也由圖 4-23 的-115dBc/Hz 升高為-105dBc/Hz。

## 4.4 四相位壓控振盪器量測結果

### 4.4.1 四相位壓控振盪器佈局設計





圖 4-28 QVCO 晶片之全電路佈局圖

四相位壓控振盪器全電路佈局圖如圖 4-28，總共有 21 個腳位可以用來提供後續量測與電路板打線作業使用，晶片面積為 0.72mm x 1.17mm，與先前晶片一樣使用 TSMC 提供之 0.18 um 1P6M 標準 CMOS 製程進行晶片設計與佈局規劃。高頻電路之訊號於表現上較為敏感，受到互相干擾而產生雜訊的可能性較大，所以除了在訊號線附近區域保持淨空，藉以降低訊號耦合及干擾效應，在輸出 PAD 與訊號線之間加入緩衝器(Buffer)來達成避免量測時內部訊號受到探針的效應影響，顧慮到 QVCO 相位與 Layout 佈局的對稱性有很大的相關性，需要儘量以對稱性為第一考量。





圖 4-29 QVCO 晶片 I/O 腳位編號

表 4-4 QVCO 晶片 I/O 腳位規劃表

| | | | | | |
|---|---|---|---|---|---|
| 1 | *GND* | Ground for chip | 12 | *GND* | Ground for chip |
| 2 | *VDD* | Supply for QVCO Circuit | 13 | *VDD2* | Supply for QVCO Circuit |
| 3 | *VDD* | Supply for QVCO Circuit | 14 | *VDD2* | Supply for QVCO Circuit |
| 4 | *GND* | Ground for chip | 15 | *GND* | Ground for chip |
| 5 | *VB1* | Bias for buffer | 16 | *Vctrl* | Test for Vctrl |
| 6 | *GND* | Ground for chip | 17 | *GND* | Ground for chip |
| 7 | *Vout2* | Output for QVCO | 18 | *Vout4* | Output for QVCO |
| 8 | *GND* | Ground for chip | 19 | *GND* | Ground for chip |
| 9 | *Vout3* | Output for QVCO | 20 | *Vout1* | Output for QVCO |
| 10 | *GND* | Ground for chip | 21 | *GND* | Ground for chip |
| 11 | *VB2* | Bias for buffer | X | *NO* | Unused |

### 4.4.2 四相位壓控振盪器量測結果





圖 4-30 On Wafer 量測 QVCO I/O 示意圖

圖 4-30 使用晶片對準接合機載台(On Wafer Measurement)進行量測的一種技術方法，利用針狀形式之探針直接與晶片上之 PAD 進行接觸，優點較 PCB 來說由於訊號路徑較短導致其損耗較小，但缺點是量測時間長，容易因為探針位置下的不夠深或探針接線上的問題，而導致訊號異常。

由電源供應器(Keithley 2230)負責提供作用於 QVCO Buffer 偏壓，經過頻譜分析儀(Keysight E4407B)進行頻譜分析確認有輸出訊號後，再由信號分析儀(Keysight E5052B)來對電路進行更細部的分析，這邊使用信號分析儀作為電壓供給(VDD、VDD2)，再由控制電壓(Vctrl)的改變來量測輸出頻率變化範圍(Turning Range)，並對訊號的相位雜訊(Phase Noise)進行分析。最後，利用高頻示波器(Keysight DSAZ334A)對於 QVCO 四端進行相位的比較，量測輸出之結果。





圖 4-31 QVCO 輸出頻譜圖





圖 4-32 QVCO Phase Noise 分析圖

圖 4-31 為 QVCO 晶片於晶片對準接合機載台(On Wafer Measurement)上輸出的訊號頻譜分析圖，在此可以得知這塊 QVCO 晶片的操作頻率，在尚未給予控制電壓(VCO Free Running)*Vctrl* 為 0V 時，輸出頻率位於 4.98GHz 左右，與先前模擬時圖 4-22 QVCO 可調變頻率範圍 0V 時相同，而訊號輸出振幅則是-7.97dBm，由於線路關係有產生損耗。QVCO 之相位雜訊如圖 4-32 所示，位於中心頻率 1MHz 之相位雜訊為-90dBc/Hz。





圖 4-33 QVCO 頻率調整範圍量測結果





圖 4-34 QVCO 隨控制電壓 $V_{ctrl}$ 變化之輸出功率





圖 4-35 QVCO 四相位輸出圖

圖 4-33 為 QVCO 晶片將控制電壓 *Vctrl* 連接於信號分析儀(Keysight E5052B)上，並且透過輸入 0~1.8V 的電壓，量測到電路的控制電壓與輸出頻率之間的關係，其與圖 4-22 QVCO 可調變頻率範圍模擬時相似為 5.01GHz~5.55GHz，但有些許誤差。圖 4-34 將 QVCO 的輸出功率與控制電壓 0~1.8V 做對比，可以得到控制電壓增加時，電路的輸出功率會增加的結果。

圖 4-35 使用高頻示波器(Keysight DSAZ334A)對於 QVCO 的四個輸出同時進行觀察，發現相位沒有辦法如模擬圖 4-20 QVCO 差動訊號輸出振幅模擬圖時，有完整的每個相位相差 90°，推測可能原因為訊號佈局完成後，走線的方式，例如 Metal 金屬於上下層之間的距離，在高頻時的耦合效應較為嚴重，而晶片製作後則有可能性會因為量測棒線或線材距離，造成些許的不等長與當時模擬有很大的差異。

表 4-5 四相位壓控振盪器電路之文獻比較表

| | This work | [38] | [39] | [40] |
|---|---|---|---|---|
| CMOS Tech. (nm) | 180 | 180 | 180 | 65 |
| Supply Voltage | 2.4 V | 1.3 V | 1 V | 1 V |
| Current Dissipation | 22.5 mA | 4.18 mA | 1.9 mA | 2.6 mA |
| Operation Frequency (GHz) | 5.01–5.55 | 2.84–3.44 | 4.33 | 1.6 |
| Phase Noise (dBc/Hz) | –90.95 @1MHz | –113.9 @1MHz | –116.87 @1MHz | –140.3 @10MHz |
| Chip Area ($mm^2$) | 0.85 | 1.44 | 1.03 | 0.28 |

四相位壓控振盪器於量測時，原先設計電壓 1.8V 電路無法正常運作，無輸出訊號，之後嘗試使用加大電壓的方式來測試電路，故此處的電壓為 2.4V。

NTPU

# 第五章 研究結論與建議

於設計 5GHz 鎖相迴路與相位延遲鎖定元件設計這顆晶片時，由於本身對於電路不夠熟悉與佈局相關技巧還有很深的不理解，量測出的電路與設計時有部分有很大的差異，像是相位雜訊就無法滿足設計時應該有的標準，應全歸咎於設計者自身仍然缺乏與不夠了解佈線上應該注意的其他寄生效應。另外，5GHz 輸出四相位壓控振盪器設計的部分，運作成果與模擬不一致，無法將四個相位之間的相位差完整維持 90 度，而電路的 Phase Noise 較模擬差，可能導致後級電路運作不正確，接著是功耗較模擬時有一大段差距，幾乎增加 10mA，可能因素為線路間走線寄生與佈局技巧過於糟糕，繼而導致系統產生崩潰而無法使相位無法正常產生，未來應該在對於 Post-Sim 模擬時採用更準確的軟體，加以嘗試解決。

混和訊號的電路設計範疇包山包海，其中各式各樣的應用對我來說是學海無涯，數位電路部分講究級與級之間的時間延遲程度，類比部分強調穩定線性度與雜訊抑制，高頻電路則是需要理解阻抗匹配和寄生效應，若將整體電路進行整合後又有可能發生運作異常，需要重新進行調整，常常會出現與理想情形不相符的結果並不特別意外，可以說每個環節都有每個關鍵需要去學習以及累積經驗，這門學問或許並不是靠著記憶力與計算力就能學習到，通常在路途上更多陪著走過的是許多次機會及命運創造的失敗與錯誤，常常設計模擬好的電路繪製成佈局圖卻怎麼也無法產生振盪，唯有持續參與課程與實作累積設計經驗，才能逐漸上手。

除了設計以外，佈局對我們來說又是另一門學問，可以說整個研究過程中花了七成時間以上，這門學問除了各元件編排上需要時間，還需考慮到製程可能帶來的誤差與影響。數位電路的佈局會受到電晶體的 Gate 端材質(Poly)有很大的影響，可以從 Layout 的.PEX 檔案當中觀察到，當我們將 Poly 的長度部分或者是寬度部分加寬的時候，檔案中的阻值也會越大，所以數位電路時，我們可以將 Poly 部分盡量縮小，Poly 與金屬需透過 Contact 來進行導通，金屬與金屬之間則是利用 Via 來實現不同層的跨線，要注意若是使用的製程變異較大，則需要增加 Contact 及 Via 數目，避免晶片製作時，有連接孔沒有貫通，而導致電路無法過電的情形，跳線的方式將長走線使用 Metal 來進行，進

而改善 Poly 阻值太大所造成的訊號時間延遲問題。類比佈局的部分，Poly 的寬度部分需要注意有時不能太小，會受到通道長度調變效應與短通道效應影響，而其通常在電路中會有較大的消耗功率，它會需要有較大的電流，這時候要考量到電流密度的問題，這通常會跟電路的可靠度有關係，若電路在長時間通電使用的情況下，容易會有元件或導線受損的可能性發生，可以從增加 Contact、Via 之數目，以及增加導線寬度的方式改善，在晶圓廠提供的製程檔案中會記載每種製程單一 Contact、Via 和單位線寬的電流密度，不論採用晶圓廠提供的電晶體又或者是自行繪製，經計算後若電流超過該線寬可承受範圍，則就要把電晶體重新加大線寬與 Via 數目，一般來說大電流與需要抗雜訊能力的電路會使用 RF MOSFET，其外層會有類似環形的結構(Guard Ring)，一般的數位電路則採用普通的 MOSFET，可大量節省晶片面積，數位電路必須注意 Bulk 端要盡可能平均分散與靠近於 MOSFET 結構中。若要製造一個有效保護避免電路受到雜訊所影響的電路保護方式，首先應該將類比電路的 Guard Ring 和數位電路的 Guard Ring 分開在電路外圍包圍起來，並且在晶片當中要進行類比電路與數位電路的分區，因為隨著時代和製程的進步，現今的應用越來越趨向高頻率方向，高頻應用中電容可以等效為很小的阻抗路徑，使得電路容易受到雜訊的干擾，若同時在晶片內部有類比和數位電路的存在，訊號的變換會導致電流的改變，造成干擾而導致雜訊產生。若是電路設計時，抗雜訊能力強，表現好的話，有時候為了要節省面積，會使用 Guard Band (只做上、下保護)的方式來節省面積成本，若是非常敏感的話，又或者是頻率較高的電路，就必須透過 Guard Ring 的方式，在電路外圍進行圍圈結構，讓雜訊不要進入電路當中，一般來講，若使用的 NMOS 是 NIMP 摻雜，會在外圍使用 PIMP 摻雜的結構並且連結到乾淨的 GND，而若是 PMOS 則是 PIMP 摻雜，它的 Guard Ring 會使用 NIMP 摻雜結構並連接至乾淨的 VDD，在更高頻的情況或更嚴謹需求的電路當中，會使用 Double Guard Ring 的結構，但也就會造成所需要的面積需求要很大的成本問題，有時還必須在成本和表現中做出取捨，但若是於學術上運用高頻訊號時通常還是會將類比電路使用 Double Guard Ring 製作。

晶片內的被動元件易受到製程影響而有所變異，就以繪製電阻 layout 時，要注意製程上面所謂過度蝕刻的問題，要透過在外圍加上 Dummy 來防止需要的部分在製程蝕刻當中被侵蝕掉，而失去原有應該有的阻值，這樣才能盡可能的縮小電阻誤差值，電路設計時所要選擇使用的電阻必須根據需求而決定，可以從晶圓廠提供的各種電阻參數中，

知道各式材料所製作而成的電阻之製程誤差、不同溫度下的表現等資料，假如電路需要供給精確的電壓才能運作，那這時就必須選用誤差阻值較小的電阻，若是供給類比電路限制電流的元件可以採用 MOSFET 組合成的電流鏡來取代電阻所擁有的上述問題，而繪製 Layout 過程之中，應該要注意電路走線上的電流，應該盡量避免走線呈現 90 度形狀轉角，除了電子一直衝擊金屬壁，長期來講會有可靠度問題，使用轉彎結構路徑也會有訊號衰減問題，所以應該避免過度彎曲或是次數過多，盡量於走線過程中縮減距離去達成減少不必要的寄生電阻和寄生電容出現，而電源供給時，要從末端電路當中，使用 Metal 金屬導線拉線連接至晶片四周圍的 Pad 上，而 Pad 則再透過打棒線(Bonding Wire)或探針的方式連接到外部 PCB 板或者是探針直連提供電源，所以在拉線到 Pad 或 Pad 到外部輸入端這段過程中會有額外電阻值和電感值的產生，為了使得電路可以穩定的運行，會將數位與類比電源進行分開，降低這些額外產生的電阻電感值，來改善電路操作的穩定性。

現今的社會當中，人們的生活已經離不開電力，於疫情時代當中，人與人的溝通媒介有了迅速的重大改變，為確保社會及企業營運正常化，許多會議面談逐漸朝向遠端視訊進行，相信在不遠的未來，通訊網路將會成為全地球人的必需品，過去覆蓋全球範圍的衛星網路與可以實際開上路的自動駕駛車輛看似遙不可及，如今卻一步一步正常化的步入消費市場當中，無人機的發展更是具有大量運用場景，對於大數據的收集與預測將會越來越容易與準確，而隨著這些連網設備的增加，容納資料的吞吐量需求將會越來越多，行動通訊的波段也因為頻寬需求的關係，持續往高頻發展，毫米波的應用也會越來越廣泛，對於積體化的晶片需求將會只增不減，而國際間對於綠色能源政策的要求與施行日趨嚴格，大型企業勢必會逐漸優先購買綠能作為能源供給選項，為了維持綠能於傍晚時的大量用電需求，勢必需要相關的儲能設備，也就是說這些綠能產業鏈將持續大量運用到監控與通訊晶片，如何在這些應用中，精準快速的設計出低成本、高精度、微型化的晶片將會持續著考驗著我們。

# 參考文獻


[1] 3rd Generation Partnership Project, 3GPP Release 18. https://www.3gpp.org/release 18, Retrieved June 11, 2022.

[2] Erik Dahlman, Stefan Parkvall and Johan Sköld, “5G NR The Next Generation Wireless Access Technology,” Academic Press, Elsevier Publication, ISBN:978-0-1 2-814323-0, 2018.

[3] Armstrong, Electrical World, 12 Dec. 1914 T. H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuit,” Chap. 1, pp 15, Cambridge, 1998.

[4] 張傳福, 趙立英, 張宇, “最完整 5G 技術架構白皮書”, 深智數位股份有限公司, ISBN:978-986-97726-9-3, 2020.

[5] 張軍民, 金超, 蔣伯章, “新一代 5G 行動網路最佳化進階實戰”, 深智數位股份有限公司, ISBN:978-986-0776-43-0, 2021.

[6] A. Kaye and D. George, “Transmission of Multiplexed PAM Signals Over Multiple Channel and Diversity Systems,” *IEEE Transactions on Communication Technology*, vol.18, no. 5, pp. 520-526, October 1970.

[7] L. H. Brandenburg and A. D. Wyner, “Capacity of the Gaussian channel with memory: The multivariate case,” *The Bell System Technical Journal*, vol.53, no.5, pp.745-778, May-June, 1974.

[8] W. van Etten, “Maximum Likelihood Receiver for Multiple Channel Transmission Systems,” *IEEE Transactions on Communications*, vol. 24, no. 2, pp. 276-283, February, 1976.

[9] J.Salz, “Digital transmission over cross-coupled linear channels,” *AT&T Technical Journal*, vol. 64, no. 6, pp. 1147-1159, July-Aug, 1985.

[10] Paulraj Arogyaswami J and Kailath Thomas, “Increasing capacity in wireless broa -dcast systems using distributed transmission directional reception (DTDR),” US patent: US5345599A, 1994.

[11] C. E. Shannon, “A mathematical theory of communication,” “*The Bell System Technical Journal*,” vol. 27, no. 3, pp. 379-423, July 1948.

[12] L L Peterson and B S Davie, Computer Networks: a systems approach (Morgan Kaufmann), pp 94-95, ISBN: 1-55860-368-9(Paperback ISBN: 1-55860-404-9), 1996.

[13] International Telecommunication Union (ITU), ITU Radio Regulations, Volume 1, Article 2; Edition of 2020. Available online at “Article 2.1: Frequency and wave-Lengthbands,” Radio Regulations 2016 Edition, January 1 2017, Retrieved June 9, 2022.

[14] IEEE, “IEEE Standard Letter Designations for Radar-Frequency Bands,” *IEEE Std 521-2002 (Revision of IEEE Std 521-1984)*, vol., no., pp.1-10, Jan 8 2003.

[15] 3rd Generation Partnership Project, 3GPP Release 15. https://www.3gpp.org/release-15, Retrieved June 19, 2022.

[16] 3rd Generation Partnership Project, 3GPP Release 16. https://www.3gpp.org/release-16, Retrieved June 19, 2022.

[17] Qualcomm Inc., Snapdragon X60 5G Modem-RF System, https://www.qualcomm.com/products/technology/modems/snapdragon-x60-5g-modem, Retrieved June 20, 2022.

[18] Apple Inc., 5G and LTE. Find the iPhone that’s right for your country or region. https://www.apple.com/iphone/cellular/, Retrieved June 20, 2022.

[19] ITU-R, IMT Vision—Framework and overall objectives of the future development of IMT for 2020 and beyond. Recommendation ITU-R M.2083, September 2015.

[20] Alan Douglas, Who Invented the Superheterodyne? Originally published in the proceedings of the Radio Club of America, Nov. 1990, Vol.64 no.3 “The Legacies of Edwin Howard Armstrong.,” https://antiqueradios.com/superhet/, Retrieved June 28, 2022.

[21] H. De Belleszice, La reception synchrone, L’onde e’lectrique, vol. 11, pp.225-240, 1932.

[22] Behzad Razavi, RF Microelectronics (2nd Edition), Prentice Hall Press, ISBN: 97 8-0137134731, 2011.

[23] 高曜煌, “射頻鎖相迴路 IC 設計(第二版)”, 滄海圖書資訊股份有限公司, ISBN:978-986-5647-76-6, 2017.

[24] 遠坂俊昭, 宋國明, “PLL 電路設計及應用”, 全華科技圖書股份有限公司, ISBN:97 8-957-21-5526-4, 2006.

[25] 劉深淵, 楊清淵, “鎖相迴路”, 滄海圖書資訊股份有限公司, ISBN:978-986-7287-91-5, 2020.

[26] Won-Hyo Lee, Jun-Dong Cho and Sung-Dae Lee, “A high speed and low power phase-frequency detector and charge-pump,” *Proceedings of the ASP-DAC '99 Asia and South Pacific Design Automation Conference 1999*, pp.269-272 vol.1, 1999.

[27] W. Rhee, "Design of high-performance CMOS charge pumps in phase-locked loop s," *1999 IEEE International Symposium on Circuits and Systems (ISCAS)*, 1999, pp. 545-548 vol.2.

[28] 張簡協修, 運用 0.18 um CMOS 製程研製 2.4 GHz 可調式雙模態主動濾波器及全積體化頻率合成器, 國立交通大學電信工程研究所碩士論文, 民國 101 年。

[29] 邱顯鴻, 低電壓互補式金氧半導體高頻壓控振盪器與鎖相迴路設計, 國立交通大學電機學院電信學程碩士論文, 民國 96 年。

[30] 黃子哲, 尾電流塑形低相位雜訊暨電流共用低功率四相位輸出壓控振盪器設計與研究, 國立交通大學電信工程研究所碩士論文, 民國 98 年。

[31] 張心瑜, 具自動頻率校正之 5GHz 頻率合成器, 國立臺北大學電機工程學系研究所碩士論文, 民國 109 年。

[32] D. B. Leeson, “A simple model of feedback oscillator noise spectrum,” *Proceedings of the IEEE*, vol. 54, no. 2, pp. 329-330, Feb. 1966.

[33] A. Hajimiri and T. H. Lee, “A general theory of phase noise in electrical oscillators,” *IEEE Journal of Solid-State Circuits*, vol. 33, no. 2, pp. 179-194, Feb, 1998.

[34] P. Raha, S. Randall, R. Jennings, B. Helmick, A. Amerasekera and B. Haroun, " A robust digital delay line architecture in a 0.13 /spl mu/m CMOS technology no de for reduced design and process sensitivities," Proceedings International Symposi -um on Quality Electronic Design, 2002, pp. 148-153.

[35] W. -H. Chiu, Y. -H. Huang and T. -H. Lin, “A Dynamic Phase Error Compensati -on Technique for Fast-Locking Phase-Locked Loops,” *IEEE Journal of Solid State Circuits*, vol. 45, no. 6, pp. 1137-1149, June 2010.

[36] W. Chiu, Y. Huang and T. Lin, “A 5GHz phase-locked loop using dynamic phase error compensation technique for fast settling in 0.18-µm CMOS,” *2009 Symposium on VLSI Circuits*, 2009, pp. 128-129.

[37] D. Liao, F. F. Dai, B. Nauta and E. Klumperink, “Multi-phase sub-sampling fractional-N PLL with soft loop switching for fast robust locking,” *2017 IEEE Custom Integrated Circuits Conference (CICC)*, 2017, pp. 1-4.

[38] W. -C. Lai, S. -L. Jang and J. -J. Wang, "Dual Band Quadrature VCO Using Switched-transformer Coupling for Wireless Robot Applications," *2019 4th Asia-Pacific Conference on Intelligent Robot Systems (ACIRS)*, 2019, pp. 109-112.

[39] W. Lai, S. Jang and S. Su, "A 4.9GHz low power QVCO using injection locked techniques for wireless wearable applications," *2016 11th International Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT)*, 2016, pp. 266-269.

[40] S. Wang, V. Chawla, D. S. Ha and B. Kim, "Low-Voltage Low-Power 1.6 GHz Quadrature Signal Generation Through Stacking a Transformer-Based VCO and a Divide-by-Two," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 59, no. 12, pp. 2901-2910, Dec. 2012.

NTPU

# 著作權聲明

論文題目：多具延遲電路調整之 5GHz 鎖相迴路與四相位壓控振盪器設計

論文頁數：99 頁

系所組別：電機工程學系-晶片設計組

研究生：王維碩

指導教授：林嘉洋 博士

畢業年月：111 年 07 月

本論文著作權為王維碩所有，並受中華民國著作權法保護。

商標聲明:書中引用之商標及商品名稱屬該公司所有，純屬學術研究上之介紹，絕無侵權之意。